2012年--外文翻譯--基于fpga的開放式結(jié)構(gòu)vga驅(qū)動器（譯文）

1、<p>　　中文2470字，2500單詞，12000英文字符</p><p>　　出處：Ramos-Arregu’n C A, Morales J C M, Ramos-Arregu’n J M, et al. FPGA Open Architecture Design for a VGA Driver[J]. Procedia Technology, 2012, 3: 324-333.</p&g

2、t;<p>　　基于FPGA的開放式結(jié)構(gòu)VGA驅(qū)動器</p><p><b>　　摘 要</b></p><p>　　本文提出了一個開放式架構(gòu)建議：將VGA（視頻通用陣列）控制器應(yīng)用到基于FPGA的嵌入式系統(tǒng)中。</p><p>　　有些硬件開發(fā)人員，有條件在視頻圖書館中使用VHDL或者verilog等硬件描述語言，而但在大多數(shù)

3、情況下，需要購買一個昂貴的年度許可證，并且只能用于制造商的硬件。此控制器基于IEEE標準的VHDL，確保任何制造商都可以移植，這是本課題的貢獻之一。把控制器設(shè)計成通用的，所以此控制器能夠應(yīng)用于任何分辨率的顯示器，包括寬屏顯示器。</p><p>　　通用控制器將用于圖像處理的研究。本文提出兩種測試：第一，使用RGB（紅、綠、藍）來顯示8種顏色;第二，將圖像存儲到外部存儲器RAM（隨機存取存儲器），然后FPGA讀取

4、RAM并將圖像顯示器在CRT（陰極射線管）和LCD（液晶顯示器）顯示器上。</p><p><b>　　1 介紹：</b></p><p>　　目前，F(xiàn)PGA在數(shù)字系統(tǒng)的研究和應(yīng)用方面使用率正在增加。這是因為FPGA具有其他可編程器件沒有的優(yōu)點。這些優(yōu)點是：高時鐘頻率，高處理速度，代碼可移植性好，代碼庫可重用性好，成本低，并行處理，以進行交互的能力的操作高或低接口，知

5、識產(chǎn)權(quán)（IP）受保護等[1]。</p><p>　　圖像處理是FPGA的一個應(yīng)用主題之一，因為FPGA比PC和MCU有更高的并行控制能力。如今，有更多的基于FPGA的圖像處理項目正在實施，廣泛地采用算法進行圖像處理。選擇標準VGA時序作為FPGA的算法，一個視頻控制器必須將結(jié)果顯示在顯示器上。此控制器必須基于FPGA的開發(fā)板的數(shù)據(jù)手冊設(shè)計，同步信號都是規(guī)定好的。VGA分辨率符合640×480像素，IBM

6、電腦在上世紀80年代將其廣泛應(yīng)用于CRT和LCD顯示器上。</p><p>　　2 頻率為60Hz，640×480分辨率的VGA信號</p><p>　　基于CRT的VGA顯示器采用調(diào)幅，移動電子束（或陰極射線）上顯示一個信息螢光體的屏幕。LCD顯示器使用開關(guān)的陣列可以跨少量的液體施加電壓晶體，從而通過在逐個像素的基礎(chǔ)上的晶體改變光介電常數(shù)。LCD顯示器已經(jīng)發(fā)展到使用相同的信號定

7、時的CRT顯示器。在CRT顯示器內(nèi)部，電流穿過線圈產(chǎn)生磁場，該偏轉(zhuǎn)電子束場決定橫向顯示面中“光柵”的圖案，水平地由左向右和垂直地由頂至底。圖1顯示出場同步信號、行同步信號在CRT監(jiān)視器同步的一個例子[13-17]。</p><p>　　時鐘頻率為25MHz，分辨率為640×480時，行同步（HS）與場同步（VS）的信號如表1所示。</p><p>　　根據(jù)表1中的 VGA時序可得

8、出VGA控制時序，如圖2所示：</p><p>　　Digilent®開發(fā)板BASYS-2®和Nexys-2®中的VGA控制器框圖如圖3所示：</p><p>　　VGA驅(qū)動程序應(yīng)當產(chǎn)生的HS和VS信號并協(xié)調(diào)視頻流的遞送的基礎(chǔ)上，像素CLK（25MHz的），該時鐘所定義的所需要的時間，以顯示所述像素的信息。該信號VS定義的頻率顯示刷新速率，或在其中被重新繪制在

9、顯示器的所有的信息的頻率?？刂破鞯妮敵鲞M行解碼水平計數(shù)器模塊來產(chǎn)生HS信號的時間。這個計數(shù)器可以用于定位給定的行的像素。</p><p>　　此外，該增加的HS脈沖的模塊的垂直計數(shù)器的輸出可以用來產(chǎn)生VS輸出時間和這個計數(shù)器可以用于定位任何行[15]。</p><p><b>　　3 改進控制器</b></p><p>　　在這項工作中所提出的

10、控制器，與基于表1的主要區(qū)別是：與其利用次，每次一部分，該計數(shù)是通過行數(shù)。用于640×480分辨率值如表2所示。</p><p>　　VGA驅(qū)動程序架構(gòu)得到以下的方法TOP-DOWN[17]。圖。 4呈現(xiàn)自上而下</p><p>　　方法示意圖，其中1級設(shè)計（主實體）提出，第二級由在指定的主要實體</p><p>　　組件;在這種情況下，每個模塊沒有內(nèi)部模

11、塊，在最后一級，我們發(fā)現(xiàn)操作的模塊的描述。</p><p>　　所以，一般框圖（稱為“實體”）如圖5所示：</p><p>　　對于圖。 5，關(guān)于實體的主要信號示于表3中，包括一個簡要說明。</p><p>　　VGA控制器的內(nèi)部結(jié)構(gòu)，由四個模塊組成，以產(chǎn)生沿圖中所示的輸出信號。以獲得與顯示器同步成功。與其他模塊互連（Frecuency除數(shù)，水平同步，場同步和啟用顯

12、示器），如圖6所示。</p><p>　　所謂頻率因子模塊產(chǎn)生的25MHz的頻率，具有640x640分辨率的工作。輸出信號NCLK對應(yīng)于25MHz的信號，其中接收由模塊Horizontal_Sync和Vertical_Sync同時生成需要同步監(jiān)視器顯示過程信號。此模塊描述示于圖7。</p><p>　　NCLK被連接到vertical_sync.vhdÿhorizontal_sy

13、nc.vhd模塊，如時鐘信號。用于生成水平同步長與它的信號的單元列上，如圖8。</p><p>　　MH1，MH2，MH3,y HC 數(shù)據(jù)的取值：</p><p>　　MV1，MV2，MV3 和VC的取值：</p><p>　　如圖10所示。產(chǎn)生的EDS被觀察到的信號的比較器模塊。這個模塊指示的時刻，其中當前象素將被顯示在640×480像素的分辨率的監(jiān)視器

14、上。</p><p><b>　　4 測試和結(jié)果</b></p><p>　　為了測試所提出的驅(qū)動器，8個基本的RGB色的顯示進行。表3示出從每個顏色代碼開發(fā)板前面提到。</p><p>　　與在測試中使用的控制器顯示的顏色顯示在表4中所使用的顯示器是一個VGA接口的CRT。然而，該系統(tǒng)可連接到任何VGA端口的液晶顯示器</p>

15、<p>　　圖12示出的時間圖，使用的Active-HDL硬件仿真得到的，它顯示了在一秒鐘內(nèi)信號VGA驅(qū)動程序。圖12（a）的VS信號是在“高”時的垂直計完成，并重新啟動到0一脈沖在15.68毫秒產(chǎn)生的VS信號的高，這意味著在一秒鐘內(nèi)，我們已經(jīng)在監(jiān)視器顯示60張圖片，它在圖11的（c）見。圖12（b）示出循環(huán)時間，每26.21微秒產(chǎn)生每一個水平同步（HS信號）。</p><p>　　所提出的驅(qū)動程序允許

16、修改的其他決議其示于表4中提出的視頻控制器</p><p>　　這項工作可用于幾個視頻分辨率[20]。要做到這一點，對于MH1，MH2，MH3，HC，MV1，MV2，MV3的變化和VC都需要，根據(jù)該決議的規(guī)定。一個限制為視頻控制器是時鐘頻率，因為具有較高的分辨率，較高的時鐘頻率是必要的。用戶有來計算的值分頻器并獲得所需的頻率。如果系統(tǒng)的精確頻率需要，分頻器模塊可以省略。</p><p>　

17、　在圖10中可以觀察到了良好的同步，在監(jiān)視器的圖像和顯示，而不管類型顯示器（CRT或LCD），即使凸起方案是不同的。另外，操作模式指示的分辨率和監(jiān)視器的當前頻率，其分辨率為640x480以59.6Hz的刷新速率，每列中的水平路徑為31.97μs，而監(jiān)視器的總路徑為16.64ms。</p><p><b>　　5結(jié)論</b></p><p>　　為正確顯示和性能以及如何

18、獲得每個信號架構(gòu)。此架構(gòu)可被用任何FPGA器件，無論是品牌還是型號，并可以擴展到如任何分辨率：SVGA，XGA或WUXGA。</p><p>　　此外，該架構(gòu)根據(jù)數(shù)據(jù)表最小化的控制器的顯影時間，相對于該</p><p>　　設(shè)計和控制器的規(guī)劃。此外，值得注意的是，有每個FPGA制造商創(chuàng)建的IP內(nèi)核。盡管如此，使用此模塊或庫需要額外的費用，并沒有移植到FPGA每個。</p>&

19、lt;p>　　在這項工作中所使用的框圖，可以幫助任何人誰想要實現(xiàn)一個VGA驅(qū)動程序來獲得成功的結(jié)果。</p><p>　　主要在公開文獻中所提供的設(shè)計中僅示出在VHDL，Verilog的，等等的代碼，而是一個圖形描述是不呈現(xiàn)。該框圖硬件描述在這項工作中提出，讓我們來實現(xiàn)驅(qū)動VGA控制器很容易地與任何的硬件描述語言。</p><p>　　我們希望通過科學的2012-01感謝理事會全國西

20、恩西亞?TECNOLOGIA德爾斯卡德克雷塔羅（CONCYTEQ）和科技活動方案，以及自治大學克雷塔羅（UAQ）的設(shè)施和支持。</p><p><b>　　參考文獻</b></p><p>　　[1] Dubey Rahul, Introduction to Embedded System Design Using Field Programmable Gate Ar

21、rays, Springer-Verlag London Limited, ISBN: 978-1-84882-015-9, Londres, 2009.</p><p>　　[2] Ramos Arreguín Carlos Alberto, Cora Gallardo Orlando Marcos, Ramos Arreguín Juan Manuel, Pedraza Ortega Je

22、sús Carlos, CancholaMagdaleno Sandra Luz, Vargas Soto José Emilio, Metodología para Manejo de Imágenes en FPGA, 6º Congreso Internacional de Ingeniería, pp.219-226, ISBN: 978-607-7740-39-1,

23、Querétaro, Qro., Abril 2010</p><p>　　[3] Quintero M. Alexander, Vallejo R. Eric, Image Processing Algorithms using FPGA, Revista Colombiana de Tecnologías de Avanzada, Vol. 1;No. 7; pp. 11-16, ISSN

24、: 1692-7257, 2006.</p><p>　　[4] Bravo Muñoz Ignacio, Arquitectura basada en FPGA para la Detección de Objetos en Movimiento, utilizando Visión Computacional y Técnicas PCA, Tesis Doctoral

25、, Departamento de Electrónica de la Escuela Politécnica de la Universidad de Alcalá, España 2007.</p><p>　　[5] A. Castillo, J. Vázquez, J. Ortegón, C. Rodríguez, Práct

26、icas de Laboratorio para Estudiantes de Ingeniería con FPGA, IEEE Latin America Transactions, pp. 130-136, Junio 2008.</p><p>　　[6] Ramos Arreguín Carlos Alberto, Moya Morales Juan Carlos, Ramos Ar

27、reguín Juan Manuel, Pedraza Ortega Jesús Carlos, Metodología de una Etapa Básica de un Sistema de Procesamiento de Imágenes basado en FPGA, 9º Congreso Nacional de Mecatrónica, pp. 235-

28、240, ISBN: 978- 607-95347-2-1, Octubre 2010.</p><p>　　[7] Kalomiros J. A., Lygouras J., Design and evaluation of a hardware/software FPGA-based system for fast imageprocessing, Microprocessors and Microsyste

29、ms, Elsevier, pp. 95– pp. 106, doi:10.1016/j.micpro.2007.09.001.</p><p>　　[8] ChaikalisD., Sgouros N. P., Maroulis D., A Real Time FPGAArchitecture for 3D reconstruction from integral images,Journal of Visua

30、l Communication & Image Representation,Elsevier, pp. 9 - pp. 16, doi:10.1016/j.jvcir.2009.09.004.</p><p>　　[9] SiélerL., Tanougast C., Bouridane A., A scalable andembedded FPGA architecture for effi

31、cient computation of graylevel co-ocurrence matrices and Haralick textures features,Microprocessors and Microsystems, Elsevier, pp. 14 - pp. 24,doi:10.1016/j.micpro.2009.11.001.</p><p>　　[10] Krill B., Ahmad

32、 A., Amira A., Rabah H., An efficient FPGAbaseddynamic partial reconfiguration design flow andenvironment for image and signal processing IP cores, SignalProcessing: Image Communication, Elsevier, pp. 377 - pp. 387,doi:1

33、0.1016/j.image.2010.04.005.</p><p>　　[11] Satake Shin-ichi, SorimachiGaku, Masuda Nobuyuki, ItoTomoyoshi, Special-purpose computer for particle imagevelocimetry, Computer Physics Communications, Elsevier, pp

34、.1178 – pp. 1182, doi:10.1016/j.cpc.2011.01.022.</p><p>　　[12] Pong P. Chu, FPGA Prototyping by VHDL Examples XilinxSpartan 3 Version, Wiley Interscience, pag. 257 – pag. 266, ISBN: 978-0-470-18531-5, USA 20

35、08.</p><p>　　[13] Xilinx, Spartan-3 FPGA Starter Kit Board User Guide, www.xilinx.com.</p><p>　　[14] Xilinx, Spartan-3A/3AN FPGA Starter Kit Board User Guide, www.xilinx.com.</p><p>

36、;　　[15] DigilentNexys 2 Board Reference Manual, www.digilentinc.com.</p><p>　　[16] DigilentBasys 2 Board Reference Manuel, www.digilentinc.com.</p><p>　　[17] Romero Troncoso René de Jes

37、0;s; Electrónica Digital y Lógica Programable; Universidad de Guanajuato, 2ª. Edición; ISBN: 968-864-449-8;Guanajuato México, 2007.</p><p>　　[18] Marco Antonio Aceves Fernández,

38、 Juan Manuel Ramos Arreguín; Fundamentos de Sistemas Embebidos, Mediante Lenguajes Descriptivos deHardware; Asociación Mexicana de Mecatrónica A. C.; ISBN: 978-607-95347-4-5; Santiago de Querétaro, Qr

39、o., México, 2011.</p><p>　　[19] C. A. Ramos Arreguín, J. C. Moya Morales, J. M. Ramos Arreguín, J. C. Pedraza Ortega, M. A. Aceves Fernández, J. E. Vargas Soto, S. Tovar Arriaga; Metodolo

40、gía para almacenamiento de imágenes en Memorias externas de tipo RAM, empleando FPGA; IX Congreso sobre Innovacióny Desarrollo Tecnológico, CIINDET 2011; ISBN: 978-607-95255-3-8; Cuernavaca, Morelos,