1.5mhz工作頻率無線電信號鎖相及相位解調(diào)技術(shù)研究

1、分類號密級UDC學(xué)位論文1.5MHz工作頻率無線電信號鎖相及相位解調(diào)技術(shù)研究林輝指導(dǎo)教師姓名李紹榮研究員電子科技大學(xué)成都申請學(xué)位級別碩士專業(yè)名稱電路與系統(tǒng)論文提交日期2012.04論文答辯日期2012.05學(xué)位授予單位和日期電子科技大學(xué)答辯委員會主席評閱人2012年月日注1：注明《國際十進分類法UDC》的類號摘要摘要ADF接收機是飛機導(dǎo)航最先使用的設(shè)備之一。ADF最核心的技術(shù)就是對信號的鎖相和解調(diào)。國外一直對ADF數(shù)字化信號的鎖相解調(diào)芯

2、片進行技術(shù)控制，制約了國內(nèi)ADF的數(shù)字化程度。本論文正是針對上述問題，只采用Altera的一塊FPGA芯（EP3C120F780I7），即可實現(xiàn)對ADF中頻數(shù)字信號的鎖相和方位解調(diào)。本論文在數(shù)字鎖相系統(tǒng)中，完成了ADF中頻信號的數(shù)字鎖相，并利用自動變模的方法提高了鎖相時間，協(xié)調(diào)了模值、紋波和鎖相時間的矛盾，最大鎖相時間不大于1.8ms。在該部分，先是對全數(shù)字鎖相環(huán)進行了鎖相分析、性能分析，以及參數(shù)的設(shè)定分析。在此基礎(chǔ)上，用仿真軟件對該設(shè)

3、計進行了預(yù)仿真，確保設(shè)計的正確性。在軟件仿真顯示設(shè)計正確的情況下，利用VerilogHDL語言對該設(shè)計進行電路實現(xiàn)，所用代碼均為可綜合的RTL級代碼。其中包括數(shù)字鑒相模塊、K?？赡嬗嫈?shù)模塊、相位控制模塊、除N計數(shù)器模塊和自動變模模塊的RTL級電路的實現(xiàn)。并編寫了各個模塊的測試代碼，完成了對各個模塊的仿真測試。在確保各模塊功能正確的情況下，編寫了頂層文件和測試代碼，利用該文件綜合成一個完整的鎖相電路系統(tǒng)，并完成了數(shù)字鎖相系統(tǒng)的總體仿真。在

4、方位解調(diào)系統(tǒng)中，實現(xiàn)方位角度的數(shù)字解調(diào)，并設(shè)計了一種新的ADF頻偏檢測電路。該系統(tǒng)主要包括頻率偏差檢測模塊、相位檢測模塊、FIR濾波器模塊的設(shè)計。這些模塊也都是采用了RTL級設(shè)計，最終綜合成了可以下載在FPGA里的數(shù)字電路。并在ModelSim環(huán)境下對這些模塊進行了仿真測試，其結(jié)果完全滿足設(shè)計要求。在實現(xiàn)了這些模塊后，又編寫了一個總體的頂層文件，把數(shù)字鎖相系統(tǒng)和方位解調(diào)系統(tǒng)綜合成一個總體電路，并對該電路在ModelSim環(huán)境下進行了仿真