usb2.0外圍控制芯片的設(shè)計及其應(yīng)用

1、西安理工大學碩士學位論文USB2.0外圍控制芯片的設(shè)計及其應(yīng)用姓名：吳利民申請學位級別：碩士專業(yè)：微電子學與固體電子學指導(dǎo)教師：周如培20040101摘要USB20外圍控制芯片的設(shè)計及其應(yīng)用學科名稱：指導(dǎo)老師：研究生：微電子學與固體電子學教授摘要針對目前PC與其外圍設(shè)備的接口瓶頸問題，提出了基于USB20標準協(xié)議的外圍控制芯片的IP核的設(shè)計，該芯片支持USB高速傳輸模式、兼容USBl1的傳輸協(xié)議并具有靈活、通用的接口，可在多種ASIC或

2、FPGA中復(fù)用。首先論文分析了USB20的傳輸協(xié)議，并針對USB2，0接口在圖像傳輸系統(tǒng)中的應(yīng)用，利用CYPRESS公司的EZ—USBFX2開發(fā)板對USB20的各種傳輸模式進行了實驗。由此為開發(fā)新一代的USB20高速傳輸接口芯片奠定了理論與實踐的基礎(chǔ)。然后具體實現(xiàn)了該外圍控制芯片。首先介紹了該外圍控制IP所采用的設(shè)計流程，接著闡述了系統(tǒng)級的設(shè)計，主要包括內(nèi)存結(jié)構(gòu)、傳輸模式檢測、控制端點與非控制端點的實現(xiàn)、配置有限狀態(tài)機、配置ROM、中斷

3、請求、恢復(fù)／掛起功能、系統(tǒng)時鐘域與復(fù)位以及各種接口電路的設(shè)計。然后從模塊的算法級設(shè)計的角度，著重討論了控制傳輸模塊端點0的設(shè)計，主要包括輸出邏輯功能塊、輸入邏輯功能塊、特殊邏輯功能塊和配置邏輯功能塊。之后，介紹了此IP核的系統(tǒng)仿真平臺和功能仿真平臺，并對端點0的各個邏輯功能塊的功能仿真的結(jié)果進行了分析。此外，在TSMC的綜合庫的支持下，完成了對此功能IP的門級仿真。最后，通過與MCU軟核和PC—camera控制軟核的整合完成了對USB2