高速DP信號(hào)誤碼率測(cè)試卡的研究.pdf

1、DisplayPort接口與當(dāng)前流行的DVI、HDMI接口相比，具有高速率、結(jié)構(gòu)簡(jiǎn)單、方便升級(jí)、內(nèi)容保護(hù)更可靠等特點(diǎn)。由于其先天的技術(shù)優(yōu)勢(shì)，其應(yīng)用范圍必將越來(lái)越廣，逐步向主流接口標(biāo)準(zhǔn)邁進(jìn)。
　　本文介紹的DisplayPort Pixel Error Analyzer系統(tǒng)不同于傳統(tǒng)對(duì)DisplayPort信號(hào)進(jìn)行檢測(cè)的方法，它可以針對(duì)傳輸過(guò)程中的每個(gè)像素檢測(cè)傳輸過(guò)程中可能出現(xiàn)的錯(cuò)誤并鎖定錯(cuò)誤位置，提供了一種便捷、完備的測(cè)試方式。同

2、時(shí)本文也介紹了對(duì)DisplayPort信號(hào)進(jìn)行眼圖測(cè)量等所需測(cè)試治具的開(kāi)發(fā)。
　　本文的主要工作內(nèi)容包括：
　　1.根據(jù)對(duì)DP信號(hào)傳輸錯(cuò)誤進(jìn)行檢測(cè)的實(shí)際需求，設(shè)計(jì)像素錯(cuò)誤檢測(cè)系統(tǒng)架構(gòu)。
　　2.根據(jù)系統(tǒng)功能的要求，仿真驗(yàn)證系統(tǒng)架構(gòu)的可行性。
　　3.設(shè)計(jì)DP PEA的硬件電路，包括DP接口模塊、PCI接口模塊、DDR模塊、主控模塊和電源電路模塊等的電路設(shè)計(jì)。
　　4.設(shè)計(jì)DP測(cè)試治具的硬件電路，針對(duì)信號(hào)完整

3、性問(wèn)題進(jìn)行材料、走線(xiàn)、過(guò)孔等的選擇和設(shè)計(jì)。
　　5.設(shè)計(jì)DP PEA主控模塊的邏輯程序，包括DP數(shù)據(jù)接收模塊、PCI接口控制器、DDR Memory控制器模塊、I2C通信控制器、PCI FIFO模塊、DDR FIFO模塊、Crossbar Switch信號(hào)通路選擇模塊和DP數(shù)據(jù)分析模塊的Verilog程序設(shè)計(jì)。
　　6.進(jìn)行全面的測(cè)試驗(yàn)證，包括硬件電路信號(hào)完整性調(diào)試、電源模塊的調(diào)試及主控模塊程序的邏輯功能驗(yàn)證。
　　本