基于統(tǒng)計學模型的納米級容錯電路關(guān)鍵技術(shù)研究.pdf

1、隨著CMOS工藝的不斷進步，器件的特征尺寸越來越小，目前，微電子行業(yè)正經(jīng)歷著從深亞微米電子技術(shù)到納米電子技術(shù)的轉(zhuǎn)變。隨著器件及其內(nèi)部連線寬度的進一步減小，未來的納米電路中將會出現(xiàn)大量的信號錯誤和結(jié)構(gòu)錯誤，因此，電路的容錯設計日益受到研究人員的關(guān)注，各種電路的容錯方法也相繼提出。本論文以電路容錯設計為研究對象，從基于馬爾可夫隨機場模型進行門電路信號容錯(抗噪聲干擾)設計、組合電路容錯性能分析以及時序電路中時鐘的自恢復技術(shù)三個方面進行研究。

2、 首先，對于深亞微米及納米電路中由于噪聲干擾而出現(xiàn)的大量信號出錯問題，論文利用噪聲的隨機性和組合電路的馬爾可夫隨機場模型，設計了具有良好信號容錯(抗噪聲干擾)能力的門電路，同時將馬爾可夫隨機場模型拓展到對復雜電路的設計，完成了一個8位進位前瞻加法器的設計實例，指出其設計復雜度，并進行了芯片的實際加工和測試，得到了良好的抗噪性能結(jié)果。測試結(jié)果表明，與傳統(tǒng)的8位進位前瞻加法器相比，本文設計的基于馬爾可夫隨機場模型的加法器能夠提高24

3、.5dB的抗噪聲干擾能力。 其次，為了清楚地分析當構(gòu)成組合電路的基本單元——門電路出現(xiàn)一定概率的錯誤時整個電路的工作情況，本論文將組合電路的馬爾可夫隨機場模型和電路的概率轉(zhuǎn)移矩陣有效結(jié)合起來，進一步完善組合電路的概率轉(zhuǎn)移矩陣理論。利用該概率轉(zhuǎn)移矩陣，設計人員可以簡單而有效的獲取電路中各個信號的轉(zhuǎn)換關(guān)系，以方便對電路行為的分析。同時，論文基于該概率轉(zhuǎn)移矩陣，提出了多種評判電路容錯性能的方法，并結(jié)合實際電路進行有效性驗證。通過驗證表

4、明，上述概率轉(zhuǎn)移矩陣及基于該矩陣評判組合電路容錯性能的方法能夠能有效的反映電路的輸入輸出信號情況，可以作為輔助手段指導設計人員在實際電路完成之前，對電路的性能做提前分析，從而對電路進行有效的容錯設計；也可以作為CAD軟件的設計參考，最終使電路具有更加強大的容錯能力和抗干擾性能。 最后，為了解決由于噪聲、串擾、芯片內(nèi)部結(jié)構(gòu)缺陷等原因引起的時鐘錯誤問題，論文提出了一種基于時壓轉(zhuǎn)換的時鐘自恢復拓撲結(jié)構(gòu)：利用時壓轉(zhuǎn)換，將難以比較(無參考