基于FPGA的非標準PAL數(shù)字信號VGA轉(zhuǎn)換器的設計.pdf

1、目前，兼容PAL信號數(shù)字電視廣泛采用PAL→VGA轉(zhuǎn)換器來顯示圖像，在一些特殊情況下，由非標準PAL的CCD捕獲得圖像是不能夠用上述轉(zhuǎn)換器進行圖像顯示的。本課題基于SHARP公司的非標準PALCCDRJ2461捕捉的752×585@50Hz活動圖像，進行VGA顯示轉(zhuǎn)換，使得顯示器點對點地顯示CCD上每一個像素，這種技術在指紋識別，高要求監(jiān)控系統(tǒng)中有廣泛的應用；文中采用了XILINX的SpartanⅡ系列XC2S300E芯片實現(xiàn)了非標準P

2、AL→VGA轉(zhuǎn)換器的設計，為今后設計大規(guī)模的集成電路提供可直接利用的IP核。 本文針對以下三個方面進行研究并取得一定的成果： (一)單SDRAM控制器的設計實現(xiàn) 首先對于這種實時的單位帶寬內(nèi)數(shù)據(jù)量大的特點選擇了SDRAM，在對SDRAM特性的熟悉之后，設計了基于FPGA的單SDRAM控制器，在仿真正確后，下載到自己設計的硬件電路上進行調(diào)試，通過不斷修正參數(shù)，改變延時等方法最終實現(xiàn)了單SDRAM控制器的設計；這樣為

3、下面雙SDRAM控制器的設計做一個堅實的基礎，同時也總結一些關鍵的調(diào)試經(jīng)驗，試驗證明這是比較合理的設計思路，節(jié)約了設計時間。 (二)雙SDRAM主控制器的切換機制與讀、寫FIFO模塊的協(xié)調(diào) 文中設計了兩個FIFO模塊，前一個FIFO用來接收傳過來的非標準PAL信號數(shù)據(jù)，以一定的規(guī)律放到外部的SDRAM存儲器中，前面DSP的輸出像素時鐘作為它的寫入時鐘；而后一個FIFO用來接收從SDRAM中讀出的數(shù)據(jù)，且以特定的時鐘用來產(chǎn)