時(shí)間繼電器智能測試儀研究.pdf

1、在電子設(shè)計(jì)領(lǐng)域，隨著計(jì)算機(jī)技術(shù)、大規(guī)模集成電路技術(shù)、EDA(ElectronicsDesign Automation)技術(shù)的發(fā)展和可編程邏輯器件的廣泛應(yīng)用，傳統(tǒng)的自下而上的數(shù)字電路設(shè)計(jì)方法、工具、器件已遠(yuǎn)遠(yuǎn)落后于當(dāng)今技術(shù)的發(fā)展?；贓DA技術(shù)和硬件描述語言(VHDL)的自上而下的設(shè)計(jì)技術(shù)正在承擔(dān)起越來越多的數(shù)字系統(tǒng)設(shè)計(jì)任務(wù)。本課題的時(shí)間繼電器智能測試儀的設(shè)計(jì)就是采用自上向下的設(shè)計(jì)方法，用單片機(jī)作為系統(tǒng)的主要控制部件，實(shí)現(xiàn)對整個(gè)電路的測試

2、信號控制、數(shù)據(jù)運(yùn)算處理、鍵盤掃描和控制液晶顯示器(LCD)的顯示輸出等。以一塊現(xiàn)場可編程邏輯器件FPGA(Field Programmable Gate Array)芯片(ACEX lK30)，完成測時(shí)間繼電器/測頻、基準(zhǔn)頻率分頻、時(shí)序邏輯控制、計(jì)數(shù)、輸出等功能。在QuartusII平臺上，用VHDL語言編程完成了FPGA的軟件設(shè)計(jì)、編譯、調(diào)試、仿真和下載。當(dāng)選擇測時(shí)間繼電器時(shí)，在AT89S52單片機(jī)控制下給出一個(gè)啟動(dòng)信號，由時(shí)間繼電器

3、信號控制的閘門信號打開，同時(shí)時(shí)間繼電器的信號和時(shí)間基準(zhǔn)信號分別被送入計(jì)數(shù)器的輸入端開始計(jì)數(shù)，當(dāng)閘門信號關(guān)閉時(shí)計(jì)數(shù)器都同步停止計(jì)數(shù)，單片機(jī)將FPGA內(nèi)的12位十進(jìn)制計(jì)數(shù)器的計(jì)數(shù)值讀入其內(nèi)存進(jìn)行處理后，并將計(jì)數(shù)結(jié)果送LCD顯示。通過對本地鍵盤或遠(yuǎn)地可程控面板操作，可以分別對測時(shí)間繼電器/測頻率進(jìn)行控制，同時(shí)也可以對計(jì)數(shù)器的開啟、停止計(jì)數(shù)功能進(jìn)行控制，也可以對各個(gè)計(jì)數(shù)器進(jìn)行初始化。該系統(tǒng)除了能夠測量時(shí)間繼電器時(shí)間段外，還可以測試信號的頻率等。

4、AT89S52單片機(jī)內(nèi)含256字節(jié)RAM和8K字節(jié)快閃存儲器，因此全部控制程序可裝入單片機(jī)。系統(tǒng)將單片機(jī)的控制靈活性及FPGA芯片(ACEXK30)的現(xiàn)場可編程性相結(jié)合，不僅大大縮短了開發(fā)研制周期、降低了設(shè)計(jì)成本，而且使本系統(tǒng)具有結(jié)構(gòu)緊湊、體積小、重量輕、可靠性高，測量時(shí)間/頻率范圍寬、測量精度高等優(yōu)點(diǎn)。填補(bǔ)了我軍某型航空時(shí)間繼電器智能測試儀的空白，具有較高的經(jīng)濟(jì)價(jià)值和軍事價(jià)值。本文詳細(xì)論述了系統(tǒng)各部分硬件電路組成，單片機(jī)和FPGA的軟