已閱讀1頁，還剩58頁未讀， 繼續(xù)免費閱讀
版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進(jìn)行舉報或認(rèn)領(lǐng)
文檔簡介
1、在信號處理系統(tǒng)的通信接口領(lǐng)域中，所提供的接口技術(shù)種類繁多且速度要求日益提高。由多個DSP處理器系統(tǒng)協(xié)同處理數(shù)據(jù)是很多信號處理的實現(xiàn)手段，由于DSP本身的I/O特性的限制，如果配合FPGA在邏輯方面的靈活性和多種I/O標(biāo)準(zhǔn)的兼容性，是實時信號處理通信接口的較理想的解決方案。因此，本研究立足于FPGA的設(shè)計，來解決由ADI公司DSP——TigerSHARC201組成的多處理器系統(tǒng)的高速通訊接口問題，用FPGA實現(xiàn)TigerSHARC201鏈
溫馨提示
- 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請與我們聯(lián)系，我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的片上多處理器建模方法.pdf
- 基于NiosⅡ多處理器的汽車防盜系統(tǒng)設(shè)計.pdf
- 基于多處理器的織機(jī)控制模塊設(shè)計.pdf
- 基于PCI互連的嵌入式多處理器系統(tǒng)通信機(jī)制研究.pdf
- 基于NiosⅡ的多處理器設(shè)計及應(yīng)用.pdf
- 基于FPGA的異構(gòu)多處理器導(dǎo)航計算機(jī)設(shè)計.pdf
- 媒體多處理器系統(tǒng)芯片的設(shè)計研究.pdf
- 基于多處理器的通用視頻處理平臺設(shè)計.pdf
- 多處理器系統(tǒng)監(jiān)控的研究與設(shè)計.pdf
- 多處理器系統(tǒng)任務(wù)調(diào)度研究.pdf
- 單處理器及多處理器系統(tǒng)節(jié)能技術(shù)的研究.pdf
- 多處理器系統(tǒng)芯片的層次化總線通訊架構(gòu)設(shè)計與實現(xiàn).pdf
- 基于TigerSHARC的高速多處理器系統(tǒng)的設(shè)計與實現(xiàn).pdf
- 片上多處理器系統(tǒng)的存儲子系統(tǒng)設(shè)計.pdf
- 基于SOPC的可穿戴機(jī)多處理器設(shè)計.pdf
- 多處理器系統(tǒng)中的線程調(diào)度研究.pdf
- 基于多處理器的劍桿織機(jī)控制系統(tǒng).pdf
- Webit System中多處理器IP核設(shè)計及FPGA實現(xiàn).pdf
- 基于多處理器的數(shù)字電路系統(tǒng)設(shè)計和實現(xiàn).pdf
- 多處理器系統(tǒng)中的線程調(diào)度研究
評論
0/150
提交評論