10GHz耦合駐波振蕩電路的研究.pdf

1、在現(xiàn)代VLSI系統(tǒng)里，時(shí)鐘信號(hào)日益受到重視，因其質(zhì)量好壞對(duì)系統(tǒng)性能有著重大的影響。用于GHz微處理器中的全局時(shí)鐘分布的設(shè)計(jì)愈發(fā)困難，耗費(fèi)時(shí)間。隨著時(shí)鐘頻率的增大，時(shí)鐘網(wǎng)絡(luò)所產(chǎn)生的時(shí)間不確定性——偏斜與抖動(dòng)——必須隨時(shí)鐘周期成比例減小。 目前所使用的所有高性能微處理器都是同步系統(tǒng)，使用時(shí)鐘信號(hào)控制數(shù)據(jù)的讀寫。同步概念的提出大大簡(jiǎn)化了系統(tǒng)的設(shè)計(jì)難度，因?yàn)樗峁┝艘粋€(gè)全局框架，利用這個(gè)框架，大量不同的器件可以同時(shí)分享數(shù)據(jù)。而在這個(gè)同步

2、系統(tǒng)中，控制系統(tǒng)的同步時(shí)鐘信號(hào)就顯得更加重要了。 使用駐波和耦合振蕩器技術(shù)的全局時(shí)鐘網(wǎng)可以顯著的減少信號(hào)的偏斜和抖動(dòng)。駐波的一個(gè)重要的特點(diǎn)就是相位不因位置的變化而變化，這個(gè)特性可以減少信號(hào)偏斜。在這篇論文中，我們將設(shè)計(jì)一個(gè)基于CMOS工藝的二分之一波長(zhǎng)駐波振蕩器耦合而成的駐波時(shí)鐘分布網(wǎng)絡(luò)。利用理論分析與軟件仿真相結(jié)合，詳細(xì)分析了基于CMOS工藝的二分之一波長(zhǎng)駐波振蕩電路各組成部分的工作原理，尤其是振蕩器的重要組成部分，提供負(fù)阻的