非均勻摻雜襯底MOSFET的SPICE建模.pdf

1、CMOS技術(shù)中器件建模是多年來(lái)研究的重要領(lǐng)域，從開(kāi)始的眾多模型的獨(dú)立發(fā)展到適用于電路模擬的模型標(biāo)準(zhǔn)的統(tǒng)一，為IC設(shè)計(jì)工程師、半導(dǎo)體制造工程師、CAD開(kāi)發(fā)工程師、模型研發(fā)工程師之間的高效合作，降低IC制造成本等起到了非常重要的促進(jìn)作用。但器件尺寸縮小的深亞微米、超深亞微米時(shí)，器件的工作機(jī)理發(fā)生了很大的變化，因此建立合適的器件模型，對(duì)器件工作的分析其重要性十分明顯。襯底為非均勻摻雜對(duì)MOSFET器件特性影響也越來(lái)越大，導(dǎo)致閾值電壓減小，但閾

2、值電壓和電源電壓的比值增加，致使器件中的二維效應(yīng)不斷增強(qiáng)。而集成度的提高和器件尺寸的縮小導(dǎo)致了器件內(nèi)部電場(chǎng)和電流密度的不斷增加以及對(duì)缺陷敏感度的大大增加，因此對(duì)MOSFET器件建?？紤]非均勻摻雜是尤為重要。 非均勻摻雜襯底MOSFET最有效的分析方法是用數(shù)值模擬，但是至少有兩個(gè)缺點(diǎn)，首先是這種方法難以得到明確的解析模型，其次是計(jì)算量大，對(duì)于IC所用的blOSFET都用數(shù)值模擬是不可能的。本文用數(shù)值分析和解析方法相結(jié)合，導(dǎo)出了與S

3、PICE中blOSFET模型相類似的表達(dá)式文章首先介紹了MOSFET的小尺寸效應(yīng)，尤其是襯底非均勻摻雜對(duì)閾值電壓這一重要參數(shù)的影響。閾值電壓通常定義為溝道源端的半導(dǎo)體表面開(kāi)始強(qiáng)反型時(shí)所需的柵壓。一般它由以下三部分組成，即平帶電壓，產(chǎn)生強(qiáng)反型所需的表面勢(shì)和強(qiáng)反型時(shí)柵下表面層電荷。分別描述了源漏零偏壓和源漏非零偏壓時(shí)的電荷分享模型以及窄溝效應(yīng)，接著介紹了CMOS制作的基本工藝，說(shuō)明實(shí)際的MOSFET的襯底是非均勻摻雜的，其分布是符合高斯分布

4、的。最后我們將溝道耗盡層的泊松方程化成積分表達(dá)式，再利用數(shù)值方法求解得到表面勢(shì)的表達(dá)式，然后求出耗盡層寬度。接著求出任意摻雜分布的溝道耗盡層寬度的近似解與長(zhǎng)溝道MOSFET閾值電壓表達(dá)式，并推導(dǎo)了小尺寸MOSFET閾值電壓表達(dá)式，然后總結(jié)了全部模型公式。最后，根據(jù)參考文獻(xiàn)給出的一個(gè)實(shí)例，我們采用完全相同的參數(shù)將新得到的模型進(jìn)行了計(jì)算，結(jié)果與文獻(xiàn)中的測(cè)量值進(jìn)行了比較，兩者基本上一致，說(shuō)明了本模型的正確性。 非均勻摻雜襯底MOSFE