功率門控關(guān)鍵技術(shù)分析與電路設(shè)計.pdf

1、隨著晶體管制造工藝尺寸的不斷縮小，閾值電壓降低，導(dǎo)致靜態(tài)功耗成指數(shù)級增長，降低靜態(tài)功耗已經(jīng)成為CMOS集成電路設(shè)計中越來越重要的目標(biāo)。本文針對降低靜態(tài)功耗的功率門控技術(shù)，研究了基于門的最大電流進(jìn)行分簇的算法、基于時間的門控信號控制方法，設(shè)計了降低地反射的新型階梯電壓生成電路和改進(jìn)的延遲控制結(jié)構(gòu)、實現(xiàn)數(shù)據(jù)保持的鉗位型數(shù)據(jù)保持結(jié)構(gòu)和數(shù)據(jù)保持寄存器、抑制柵泄漏電流的輸入控制電路和雙電源結(jié)構(gòu)。
　　本文分析了功率門控的關(guān)鍵技術(shù)。功率門控技

2、術(shù)對靜態(tài)功耗降低效果很明顯，但還存在一些問題需要解決。在功率門控技術(shù)的實現(xiàn)方法方面，本文采用對整體電路進(jìn)行分簇插入門控開關(guān)的算法，使電路的靜態(tài)功耗降低90％左右、性能損失小于5%。采用基于時間的控制原理，設(shè)計了門控信號控制電路，它可以監(jiān)測電路模塊的輸入狀態(tài)來生成門控信號，激活時間只占時鐘周期的2.3%。由于功率門控技術(shù)會引起地反射、數(shù)據(jù)丟失和柵泄漏電流等效應(yīng)，本文設(shè)計了新型的階梯電壓生成電路和改進(jìn)的延遲控制電路來降低地反射，兩種方案都達(dá)

3、到了很好的效果。利用插入鉗位晶體管的方式來實現(xiàn)數(shù)據(jù)保持，并設(shè)計了帶數(shù)據(jù)保持功能的寄存器，可在功率門控技術(shù)中代替普通的寄存器。由于柵泄漏電流與電路的原始輸入有關(guān)，所以本文采用輸入控制電路對柵泄漏電流進(jìn)行抑制，并設(shè)計了一種雙電源的結(jié)構(gòu)，可以同時抑制亞閾值電流和柵泄漏電流。最后，本文將上述技術(shù)應(yīng)用于電路設(shè)計中。
　　基于中芯國際SMICCMOS90nm工藝模型，在1.0V電源電壓供電的條件下，利用HSPICE仿真工具完成了各部分電路的仿