版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡介
1、LDPC(Low-density parity-check)碼由于其卓越的糾錯(cuò)性能,得到了很大的關(guān)注。
雖然近8年在構(gòu)造方法上取得了很大的進(jìn)展,但是還是存在很多不足,沒有一種能夠同時(shí)在碼的性能、計(jì)算復(fù)雜度、硬件實(shí)現(xiàn)都出色的方案。LDPC碼構(gòu)造方面,本文中提出了一種綜合各方面優(yōu)點(diǎn)的方案:首先,采用了半隨機(jī)矩陣的結(jié)構(gòu)來構(gòu)造LDPC碼,使得LDPC碼的碼參數(shù)靈活可變、編碼復(fù)雜度低;其次,為了彌補(bǔ)在長碼情況下,半隨機(jī)矩陣的隨機(jī)部分
2、較難避免4環(huán)的缺點(diǎn),將基矩陣擴(kuò)展引入到半隨機(jī)矩陣構(gòu)造法,這樣彌補(bǔ)了在長碼的情況下較難避免4環(huán)的缺點(diǎn);最后,本文通過基矩陣環(huán)、擴(kuò)展因子以及循環(huán)因子的關(guān)系選取恰當(dāng)?shù)难h(huán)因子消除環(huán)的聚集效應(yīng)增強(qiáng)了LDPC碼的糾錯(cuò)性能。
硬件實(shí)現(xiàn)方面,由于校驗(yàn)矩陣是基矩陣擴(kuò)展而來,根據(jù)其特點(diǎn)設(shè)計(jì)了一種新的存儲(chǔ)方式,節(jié)省了大量的存儲(chǔ)空間。Matlab仿真顯示,本文構(gòu)造LDPC 碼的方法能夠消除基矩陣擴(kuò)展中環(huán)的聚集效應(yīng),改進(jìn)前后相比在5 10 BER
3、 Db.<的區(qū)域獲得了大于0.4dB的編碼增益;同時(shí)在不同碼率的條件下,LDPC 碼依然顯示出了較強(qiáng)的糾錯(cuò)能力。
Modelsim功能仿真顯示編碼結(jié)果和matlab仿真編碼結(jié)果一致,當(dāng)碼長為4096,碼率為1/2時(shí),編碼延時(shí)大約35 s μ,具有比較好的實(shí)時(shí)性。器件選用Xilinx spartan3XC3S400,synplify 綜合得到的結(jié)果顯示LUTs的占用量為3876 (54%),且工作頻率為81.5MHz,獲得了
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于FPGA的LDPC編碼器研究硬設(shè)計(jì)實(shí)現(xiàn).pdf
- 超小型矩陣編碼器的研究.pdf
- 光電矩陣編碼器標(biāo)定方法的研究.pdf
- LDPC碼編碼器FPGA實(shí)現(xiàn)研究.pdf
- 基于ieee802.16e協(xié)議的ldpc編碼器的研究與實(shí)現(xiàn)
- 可配置FFT及LDPC編碼器的FPGA實(shí)現(xiàn).pdf
- 基于ieee802.16e標(biāo)準(zhǔn)的ldpc碼編碼器設(shè)計(jì)
- 多邊類型LDPC碼的算法研究及其編碼器實(shí)現(xiàn).pdf
- LDPC編-譯碼算法研究及編碼器的VLSI實(shí)現(xiàn).pdf
- 基于dsp的h.264編碼器的實(shí)現(xiàn)與改進(jìn)
- 基于機(jī)器視覺的編碼器光柵偏心調(diào)整系統(tǒng)改進(jìn)
- 基于機(jī)器視覺的編碼器光柵偏心調(diào)整系統(tǒng)改進(jìn).pdf
- 可配置LDPC碼編碼器的FPGA設(shè)計(jì)與實(shí)現(xiàn).pdf
- 基于DSPs的MPEG-4編碼器的改進(jìn)和移植.pdf
- 基于DSP的AVS編碼器研究.pdf
- 感知音頻編碼器的設(shè)計(jì)與改進(jìn).pdf
- 基于FPGA的視頻編碼器的設(shè)計(jì).pdf
- 基于FPGA的JPEG編碼器設(shè)計(jì).pdf
- 基于fpga的adpcm編碼器設(shè)計(jì)
- 基于小波的視頻編碼器的研究.pdf
評(píng)論
0/150
提交評(píng)論