Δ-Σ音頻DAC的設(shè)計.pdf

1、△-∑ DAC將過抽樣技術(shù)和噪聲整形技術(shù)相結(jié)合，對量化噪聲進行整形，有效衰減輸出信號帶內(nèi)的量化噪聲，提高信噪比。與傳統(tǒng)的Nyquist轉(zhuǎn)換器相比，過抽樣△-∑ DAC充分利用了數(shù)字電路規(guī)模越作越大、速度越作越高而成本越作越低的發(fā)展趨勢，在模擬電路部分降低了對性能指標和元件精度的要求，簡化了模擬電路的設(shè)計和生產(chǎn)成本。過抽樣△-∑ DAC主要包括三部分電路：數(shù)字插值濾波器、△-∑調(diào)制器和內(nèi)部多位DAC。 本文給出了一個用于音頻系統(tǒng)、

2、64倍過抽樣的△-∑ DAC設(shè)計。其中插值濾波器的過抽樣率取為64，△-∑調(diào)制器選用4階4-bit輸出、帶有前饋和反饋回路的結(jié)構(gòu)，內(nèi)部DAC選用帶有混合FⅠR/ⅡR濾波器的全差分電路結(jié)構(gòu)。論文中的電路設(shè)計采用0.35um CMOS工藝，模擬部分利用Cadence Spectre工具仿真，數(shù)字部分利用Matlab軟件進行行為級仿真。 插值濾波器采用3個半帶濾波器和1個梳狀濾波器級聯(lián)的形式實現(xiàn)，一步步提高過抽樣率。和用一個濾波器實現(xiàn)

3、相比，使用4個濾波器級聯(lián)的形式大大降低了電路設(shè)計的復雜度。同時對設(shè)計好的濾波器系數(shù)進行CSD編碼，避免了在硬件實現(xiàn)時使用乘法器，這樣既便于硬件實現(xiàn)又減小了硬件規(guī)模?！?∑調(diào)制器采用線性分析模型進行設(shè)計。設(shè)計達到120dB信噪比，對通頻帶內(nèi)的噪聲有很好的抑制，同時對信號無衰減。考慮到硬件實現(xiàn)的復雜度，設(shè)計好的調(diào)制器系數(shù)也進行了調(diào)整，避免了使用乘法器。內(nèi)部DAC的設(shè)計，考慮到在實現(xiàn)數(shù)模轉(zhuǎn)換的同時又要濾除帶外噪聲，所以采用帶有混合FⅠR/ⅡR