基于FPGA的神經(jīng)網(wǎng)絡(luò)的研究與實(shí)現(xiàn)-K均值聚類算法的硬件加速.pdf

1、近年來，神經(jīng)網(wǎng)絡(luò)的應(yīng)用越來越廣泛，同時(shí)人們對(duì)其研究也隨之更加深入，RBF神經(jīng)網(wǎng)絡(luò)是其中一種比較典型的神經(jīng)網(wǎng)絡(luò)，其結(jié)構(gòu)簡(jiǎn)單、訓(xùn)練簡(jiǎn)潔而且學(xué)習(xí)收斂速度快，在時(shí)間序列分析，模式識(shí)別，非線性控制和圖像處理等方面有著廣泛應(yīng)用。聚類算法中具有代表性的學(xué)習(xí)算法-K均值聚類算法是研究RBF神經(jīng)網(wǎng)絡(luò)的經(jīng)典學(xué)習(xí)算法，通過軟件對(duì)該算法的改進(jìn)已經(jīng)達(dá)到一定深度，所以本文另辟蹊徑在軟件研究的基礎(chǔ)之上通過硬件對(duì)該算法進(jìn)行加速。
　　 FPGA(Field P

2、rogrammable Gate Array)是一種可編程的數(shù)字集成電路IC(IntegratedCircuit)，憑借其自身的優(yōu)勢(shì)目前在國(guó)內(nèi)外研究相當(dāng)廣泛，其結(jié)構(gòu)非常靈活，這個(gè)特性使得它適合于流水線結(jié)構(gòu)應(yīng)用和大寄存器量的應(yīng)用，F(xiàn)PGA可以用來實(shí)現(xiàn)任何硬件設(shè)計(jì)，F(xiàn)PGA還能用來實(shí)現(xiàn)“處理器加軟件”的應(yīng)用，特別是那些需要快速處理輸入數(shù)據(jù)流的應(yīng)用中，所以對(duì)該算法的研究首先考慮利用FPGA對(duì)該算法進(jìn)行硬件加速，相比于硬件加速來說軟件受到處理過

3、程復(fù)雜以及軟件耗時(shí)的局限，使得對(duì)算法本身的改進(jìn)還有很大的空間。
　　 本文從分析算法本身特點(diǎn)著手.從兩個(gè)方面論證了利用FPGA對(duì)該算法進(jìn)行硬件加速的可行性，首先算法必須具備需要快速處理輸入的大量數(shù)據(jù)流，其次算法本身具有一定的并行性，K均值聚類算法本身的特性非常符合以上特點(diǎn)，其中對(duì)于并行性方面，軟件對(duì)算法的數(shù)據(jù)只能逐個(gè)依次循環(huán)處理，直至處理結(jié)束，而在硬件處理過程中可以同時(shí)處理一個(gè)以上的數(shù)據(jù)，即硬件可以實(shí)現(xiàn)算法的并行處理，當(dāng)然這需要

4、消耗一定的硬件資源，在對(duì)資源與速度的綜合分析后可得到最優(yōu)值，在這種前提下可以使得K均值聚類算法在很大程度上提高速度，并提升處理效率，在算法本身的速度得到相當(dāng)?shù)奶岣咄瑫r(shí)，其必然對(duì)輔助研究RBF神經(jīng)網(wǎng)絡(luò)、圖像處理等聚類算法起著至關(guān)重要的領(lǐng)域有相當(dāng)?shù)膸椭?。本文第四章詳?xì)介紹了硬件加速K均值聚類算法的細(xì)節(jié)，設(shè)計(jì)采用自上而下的設(shè)計(jì)方法，在模塊的設(shè)計(jì)中應(yīng)用了經(jīng)典的有限狀態(tài)機(jī)的原理，文章對(duì)總的大模塊以及重要的小模塊分別進(jìn)行了仿真測(cè)試與邏輯綜合，整個(gè)設(shè)