10bits 300MHz數(shù)模轉(zhuǎn)換器設(shè)計(jì).pdf

1、數(shù)模轉(zhuǎn)換器(DAC)是現(xiàn)代數(shù)字和模擬電路中用途廣泛的接口部件。它的性能和所用工藝直接影響到數(shù)字模擬混合系統(tǒng)的應(yīng)用范圍和成本。集成電路的大規(guī)?；蛿?shù)?；旌舷到y(tǒng)及片上系統(tǒng)(SOC)的趨勢(shì)需要高性能的基于CMOS工藝的數(shù)模轉(zhuǎn)換器。隨著芯片制造工藝的發(fā)展，研究和提高嵌入式CMOS數(shù)模轉(zhuǎn)換器的性能足近年來(lái)非常重要的一個(gè)課題。 通過(guò)對(duì)參考文獻(xiàn)的查閱和和研究，在前人設(shè)計(jì)的數(shù)模轉(zhuǎn)換器的基礎(chǔ)上，設(shè)計(jì)了一個(gè)基于0.35μm標(biāo)準(zhǔn)CMOS工藝的電流導(dǎo)引

2、型的高速高精度數(shù)模轉(zhuǎn)換器。該數(shù)模轉(zhuǎn)換器將作為一個(gè)IP模塊，用于現(xiàn)代數(shù)字通信中的DDS(Direct Digital Synthesizer)系統(tǒng)。在設(shè)計(jì)的過(guò)程中，為了提高數(shù)模轉(zhuǎn)換器的刷新頻率，對(duì)每一個(gè)可能影響數(shù)模轉(zhuǎn)換器速度的模塊都進(jìn)行了多次的設(shè)計(jì)仿真和修改，達(dá)到了優(yōu)化的效果。最終保證了數(shù)模轉(zhuǎn)換器的高速特性，使之可以正常工作于300MHz以上的時(shí)鐘頻率。 本論文主要內(nèi)容包括：數(shù)模轉(zhuǎn)換器的系統(tǒng)結(jié)構(gòu)規(guī)劃，單元部件實(shí)現(xiàn)，芯片版圖設(shè)計(jì)，M

3、PW流片及測(cè)試分析。具體工作及創(chuàng)新點(diǎn)概述如下： 使用了Q2RW(Q2 Random Walk)結(jié)構(gòu)的電流源矩陣的排布方案，設(shè)計(jì)了中心對(duì)稱結(jié)構(gòu)的電流源矩陣，保證了電流源矩陣單元均勻性，提高了數(shù)模轉(zhuǎn)換器的精度。 分析了電流開(kāi)關(guān)的結(jié)構(gòu)誤差，采用共柵共源全差分結(jié)構(gòu)的電流丌關(guān)單元，并設(shè)計(jì)了電平鉗位鎖存器對(duì)開(kāi)關(guān)電平限幅，降低時(shí)鐘饋通效應(yīng)，提高了電路的動(dòng)態(tài)性能。 根據(jù)版圖布局的特性，使用Cadence Skill語(yǔ)言編寫程序?qū)?/p>

4、電流源矩陣進(jìn)行了隨機(jī)排布和布局布線，大大提高了版圖的設(shè)計(jì)效率和準(zhǔn)確性，確保流片成功。 總結(jié)數(shù)模轉(zhuǎn)換器設(shè)計(jì)過(guò)程，并提出在數(shù)模轉(zhuǎn)換器內(nèi)部集成LVDS，PLL等模塊，用于給數(shù)模轉(zhuǎn)換器主體提供高速信號(hào)輸入和高速采樣時(shí)鐘。 最后，使用實(shí)驗(yàn)室自行開(kāi)發(fā)的測(cè)試系統(tǒng)對(duì)數(shù)模轉(zhuǎn)換器進(jìn)行了靜態(tài)和動(dòng)態(tài)測(cè)試。測(cè)試結(jié)果表明：本文所設(shè)計(jì)的10位CMOS數(shù)模轉(zhuǎn)換器芯片工作電壓為3.3V，靜態(tài)總功耗為62mW。DNL為1LSB，INL為1LSB，SFDR．