2023年全國碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩65頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、LCD控制器作為一款面向手持設備的商用芯片,功耗成為設計中需要考慮的關(guān)鍵問題。低功耗的LCD控制器設計不但可以盡量避免頻繁更換電池,同時能夠有效減輕或消除功耗過大導致的電路參數(shù)漂移、可靠性下降、芯片封裝成本增加等問題。
   本文討論了一種適用于彩色/黑白LCD的低功耗控制器,內(nèi)嵌320KB的顯示緩存。該LCD控制器可以支持多種不同類型的CPU和操作系統(tǒng);提供虛擬顯示,透明顯示,硬件光標,硬件旋轉(zhuǎn)及畫中畫功能;集成了2D圖形加速

2、引擎以獲得更好的顯示性能;32位的內(nèi)部數(shù)據(jù)總線為顯示緩存提供了高效率的帶寬,加速圖像的刷新。
   在低功耗設計方面,本文采取了一系列措施。在系統(tǒng)設計時,使用系統(tǒng)時鐘分配方案、動態(tài)功耗管理、總線隔離和分布式存儲結(jié)構(gòu),分別通過降低系統(tǒng)的時鐘頻率、禁止系統(tǒng)的無效操作、減少總線負載和每次僅訪問小塊顯示緩存來降低功耗。在算法級設計中采用自適應游長編碼對顯示緩存中的數(shù)據(jù)進行壓縮,減少系統(tǒng)訪問顯示緩存的頻率來降低功耗。在將邏輯設計綜合成門級

3、網(wǎng)表時,通過設置Design Compiler軟件自動插入門控時鐘邏輯和操作數(shù)分離邏輯來降低功耗。
   用Verilog HDL語言完成對上述LCD控制器的RTL級硬件描述后,對該LCD控制器進行了功能仿真和FPGA驗證,并給出了整個系統(tǒng)的功耗分析,低功耗設計后頂層平均功耗僅為11.17μW。系統(tǒng)中功耗消耗最大的模塊為320KB的顯示緩存,其次為圖形顯示控制模塊和時鐘產(chǎn)生模塊。因此,集中降低這三部分的功耗對系統(tǒng)的功耗有顯著影響

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論