基于軟開關(guān)技術(shù)的三相全數(shù)字SPWM信號生成系統(tǒng)的研究與設(shè)計.pdf

1、面向電力電子領(lǐng)域的需要,我們課題組在前期階段設(shè)計了三相全數(shù)字SPWM信號生成系統(tǒng)芯片.由于軟開關(guān)技術(shù)解決了電路中的開關(guān)損耗問題和開關(guān)噪聲問題,使開關(guān)頻率可以大幅度提高,本文主要研究針對軟開關(guān)技術(shù)SPWM逆變器的控制方法,及其RTL級code的實現(xiàn),FPGA驗證和物理設(shè)計的實現(xiàn). 首先,論文通過分析目前集成電路發(fā)展現(xiàn)狀和軟開關(guān)SPWM技術(shù)在電力電子領(lǐng)域的廣泛應(yīng)用,對軟開關(guān)SPWM逆變器進行了深入的理論分析,尤其是直流環(huán)節(jié)諧振型逆變

2、器(RDCLI),最后,通過確定主電路方案和諧振同步信號的提取方法得到了直流環(huán)節(jié)諧振型逆變器的控制方法,這是本次研究的理論基礎(chǔ). 其次,根據(jù)直流環(huán)節(jié)諧振型逆變器的控制方法,用VerilogHDL實現(xiàn)了直流環(huán)節(jié)諧振型逆變器控制部分的RTL設(shè)計,并結(jié)合課題組前期階段完成的工作進行了系統(tǒng)結(jié)構(gòu)設(shè)計,使整個系統(tǒng)通過了功能仿真和FPGA驗證. 再次,對整個系統(tǒng)進行了針對ASIC的物理設(shè)計,在Chartered0.3Sum Synop

3、sys綜合工藝庫的支持下,通過對時序的約束,使用Design Compiler(DC)軟件對系統(tǒng)進行了邏輯綜合得到了門級網(wǎng)表.通過布局規(guī)劃、宏單元放置、電源線規(guī)劃、自動放置標準單元、時鐘樹綜合、布線等流程,使用Synopsys Apollo軟件來進行布局布線得到了版圖. 最后,通過對整個系統(tǒng)進行布局布線后仿真,驗證了版圖設(shè)計功能的正確性.在布局布線完成后,后仿真輸出信號相對于系統(tǒng)時鐘有效沿的延時為10.788ns,滿足了設(shè)計的時