疊層芯片封裝可靠性分析與結(jié)構(gòu)參數(shù)優(yōu)化.pdf

1、隨著電子封裝微型化、多功能化的發(fā)展，三維封裝已成為封裝技術(shù)的發(fā)展方向，疊層CSP封裝具有封裝密度高、信號(hào)延遲短、互連性能好等特性，是實(shí)現(xiàn)三維封裝的重要技術(shù)。目前，國(guó)外對(duì)疊層芯片封裝技術(shù)研究比較成熟，已開(kāi)發(fā)出八層芯片的層疊封裝，但國(guó)內(nèi)大多是以單個(gè)芯片封裝為研究對(duì)象，對(duì)疊層CSP封裝可靠性的研究卻很少。本文采用ANSYS有限元分析方法模擬三層芯片疊層封裝工藝流程，分析封裝失效機(jī)理，通過(guò)有限元法預(yù)測(cè)焊點(diǎn)熱循環(huán)壽命，并在此基礎(chǔ)上對(duì)疊層封裝進(jìn)行優(yōu)

2、化設(shè)計(jì)，以提高疊層封裝可靠性。因此，本研究?jī)?nèi)容具有重要的理論意義和實(shí)際應(yīng)用前景。 本文首先根據(jù)封裝固化工藝設(shè)計(jì)三個(gè)三維實(shí)體模型，通過(guò)ANSYS有限元軟件模擬分析高溫過(guò)程三步主要固化工藝，結(jié)果表明，在三步主要固化工藝中，最大應(yīng)力都出現(xiàn)在最底層芯片連接處，底層芯片首先出現(xiàn)開(kāi)裂和分層現(xiàn)象；比較上述三步固化工藝對(duì)疊層CSP封裝可靠性的影響，發(fā)現(xiàn)第二步固化工藝后，芯片所受應(yīng)力最大，芯片開(kāi)裂幾率最高，分層現(xiàn)象最明顯。 基于統(tǒng)一性An

3、and本構(gòu)方程，采用非線性有限元方法分析復(fù)合SnPb釬料焊點(diǎn)在熱循環(huán)條件下的應(yīng)力應(yīng)變特性，模擬結(jié)果顯示：高應(yīng)力和應(yīng)變區(qū)域集中在內(nèi)側(cè)焊點(diǎn)的角部，這些高應(yīng)力區(qū)域?qū)⑹橇鸭y萌生的可能位置。 基于上述復(fù)合SnPb釬料焊點(diǎn)的應(yīng)力應(yīng)變分布的分析，以能量法進(jìn)行熱循環(huán)壽命評(píng)估，在熱循環(huán)條件(-55℃～125℃)下，63Sn37Pb釬料焊點(diǎn)熱疲勞壽命為685周左右；焊點(diǎn)釬料量相同時(shí)，隨比值R/r減小，焊點(diǎn)熱循環(huán)壽命增加，并且隨焊點(diǎn)間隙增大，焊點(diǎn)熱循