基于FPGA的JPEG編碼算法的優(yōu)化設(shè)計(jì)與硬件實(shí)現(xiàn).pdf

1、在日常的生活中，每天都有大量的信息用數(shù)字進(jìn)行存儲(chǔ)、處理和傳送。圖像壓縮所解決的問(wèn)題就是盡量減少表示數(shù)字圖像時(shí)需要的數(shù)據(jù)量。JPEG靜態(tài)圖像壓縮算法(ISO/IEC 10918-1)因其對(duì)連續(xù)色調(diào)、多級(jí)灰度的靜止圖象具有優(yōu)良的壓縮特性得到了廣泛使用，已成為目前多媒體通信中的圖像壓縮標(biāo)準(zhǔn)之一。本文基于現(xiàn)場(chǎng)可編輯門(mén)陣列(Field Programmable Gate Array)設(shè)計(jì)并實(shí)現(xiàn)了JPEG圖像編碼器。在簡(jiǎn)要介紹JPEG標(biāo)準(zhǔn)和FPGA

2、設(shè)計(jì)流程的基礎(chǔ)上，對(duì)JPEG編碼器各主要模塊進(jìn)行了深入的研究，并設(shè)計(jì)了JPEG編碼器的整體架構(gòu)。在JPEG圖像編碼器中，二維DCT單元在整個(gè)編碼算法中消耗的時(shí)間約占總編碼時(shí)間的70％，因此提高二維DCT變換單元的時(shí)鐘頻率顯得很有必要，本文利用改進(jìn)的分布式結(jié)構(gòu)實(shí)現(xiàn)二維DCT變換，有效地減少了二維DCT單元的運(yùn)算時(shí)間。在認(rèn)真分析量化器單元和ZigZag掃描器單元的工作原理的基礎(chǔ)上，將ZigZag掃描器集成到了量化器上，節(jié)約了量化和ZigZa