低成本數(shù)字集成電路在線故障檢測(cè)的研究.pdf

1、隨著集成電路工藝的進(jìn)一步發(fā)展，CMOS器件的特征尺寸和內(nèi)部互聯(lián)線的寬度越來(lái)越小，數(shù)字集成電路的規(guī)模和設(shè)計(jì)復(fù)雜度成倍增加，數(shù)字電路故障的來(lái)源越來(lái)越多，并且發(fā)生率也迅速提高。為應(yīng)對(duì)數(shù)字集成電路中日益嚴(yán)重的可靠性問(wèn)題，迫切需要提高電路的容錯(cuò)能力。目前多數(shù)研究集中在數(shù)字電路的并發(fā)故障檢測(cè)和恢復(fù)技術(shù)上，但現(xiàn)有的并發(fā)故障檢測(cè)方法代價(jià)過(guò)高，不適用于對(duì)成本敏感的應(yīng)用中。為解決這一問(wèn)題，本文研究了數(shù)字集成電路運(yùn)行時(shí)故障檢測(cè)的低成本實(shí)現(xiàn)策略，主要包括以下幾

2、個(gè)方面的內(nèi)容： 首先簡(jiǎn)單介紹了課題的研究背景和電路故障的基本概念，對(duì)目前常用的電路容錯(cuò)設(shè)計(jì)技術(shù)分類舉例說(shuō)明，并介紹了并發(fā)故障檢測(cè)的研究現(xiàn)狀。 文章的第二部分介紹了可重構(gòu)系統(tǒng)的基本概念和FPGA的動(dòng)態(tài)局部重構(gòu)特性，論證可重構(gòu)系統(tǒng)，尤其是支持動(dòng)態(tài)局部重構(gòu)的FPGA，是開發(fā)和實(shí)現(xiàn)系統(tǒng)容錯(cuò)設(shè)計(jì)的最佳平臺(tái)。 文章的第三部分提出了分時(shí)故障診斷的主導(dǎo)思想和設(shè)計(jì)流程。分時(shí)故障診斷借助系統(tǒng)的可重構(gòu)能力，在系統(tǒng)運(yùn)行過(guò)程中交替改變檢測(cè)