DSP陣列在信號處理中的應(yīng)用.pdf

1、隨著現(xiàn)代水聲技術(shù)的飛速發(fā)展，尖端科學(xué)計(jì)算、巨量數(shù)據(jù)處理、大型工程設(shè)計(jì)、實(shí)時(shí)系統(tǒng)模擬及智能推理等領(lǐng)域迫切需要不斷提高計(jì)算機(jī)的性能，依靠并行處理技術(shù)提高計(jì)算機(jī)的運(yùn)算速度越來越受到人們的重視。 同時(shí)聲納信號處理始終是信號處理領(lǐng)域中最復(fù)雜的分支之一。當(dāng)前，聲納技術(shù)發(fā)展的最重要的一個(gè)特征是大量采用數(shù)字信號處理(DSP)技術(shù)。但是，現(xiàn)代計(jì)算機(jī)的處理速度仍然與實(shí)際應(yīng)用的需求存在較大的差距。由于并行處理蘊(yùn)含著提高處理速度和解決大規(guī)模問題的巨大潛

2、力，因而其信號處理機(jī)的出路在于體系結(jié)構(gòu)的并行化。 本文采用當(dāng)前國際上較流行的TI公司DSP器件TMS320VC5416和TMS320VC33，設(shè)計(jì)和實(shí)現(xiàn)了一個(gè)八片DSP并行信號處理機(jī)。設(shè)計(jì)結(jié)合了松耦合和緊耦合的特點(diǎn)，形成了拓?fù)浣Y(jié)構(gòu)可以靈活設(shè)置的硬件體系。 整個(gè)系統(tǒng)具有相當(dāng)高的數(shù)據(jù)處理能力。設(shè)計(jì)開發(fā)的并行處理機(jī)具有良好的可擴(kuò)展性，可擴(kuò)展成具有復(fù)雜拓?fù)浣Y(jié)構(gòu)的信號處理機(jī)以適應(yīng)不同規(guī)模的并行算法的要求。 本論文主要研究內(nèi)