高速互連設(shè)計中噪聲的抑制研究.pdf

1、集成電路工藝發(fā)展到超深亞微米技術(shù)后，大規(guī)模集成芯片的工作頻率越來越高，芯片內(nèi)部的布局布線密度不斷增大，高速互連中的信號噪聲干擾日趨嚴重。如何抑制高速電路中的各類信號噪聲確保傳輸信號的完整成了廣大集成電路設(shè)計者必須面對的問題。
　　 本論文課題的研究是基于信號完整性理論，主要運用Ansoft公司的高頻結(jié)構(gòu)模擬器HFSS工具軟件進行仿真研究。
　　 互連傳輸線是芯片中連接電路和結(jié)構(gòu)的最基本線路單元，不同的互連長度在不同的頻率

2、內(nèi)表現(xiàn)出不同的特性，傳輸線的建模是必不可少的。本文首先從傳輸線的建模入手，介紹了理想無損傳輸線和有損傳輸線的模型建立方法；接著深入分析了反射噪聲和串擾噪聲的產(chǎn)生機理，提出了不同情況下消除反射的端接匹配策略；運用Ansoft仿真工具分析研究了不同防護布線結(jié)構(gòu)對減少串擾的作用，得出了使用防護線來抑制串擾噪聲的布線規(guī)則；
　　 同步開關(guān)噪聲是影響信號完整性的重要因素之一，尤其在當前集成電路系統(tǒng)日漸向高速、大規(guī)模、組件化方向發(fā)展時，同步

3、開關(guān)噪聲問題變得更加突出。因此在新一代高速集成電路及微電子系統(tǒng)的設(shè)計中，必須考慮電源/接地系統(tǒng)對高速電路系統(tǒng)的影響，并采取一定措施抑制它。
　　 去耦電容的使用可以為返回電流提供更短的路徑，這樣就降低電感并阻止了返回路徑的不連續(xù)從而降低SSN，但是由于電容封裝本身的寄生電感使得電容的作用范圍十分有限。雖然平面電容也能提供很好的去耦，但是由于平面電容容值很小，所以作用也相對有限。通過分析同步開關(guān)噪聲產(chǎn)生的機制和研究平面波導的諧振特