基于ATE93000高速數(shù)字通信測試技術(shù)研究.pdf

1、隨著集成電路朝著高密度、高速度、高可靠性的方向發(fā)展，電路間的數(shù)據(jù)傳輸已顯得十分重要，由于傳統(tǒng)并行接口技術(shù)受串?dāng)_和時鐘同步問題的困擾己不能滿足日益增長的高速數(shù)據(jù)傳輸要求，以Serdes接口為主的串行通信技術(shù)利用差分對傳輸方式和時鐘數(shù)據(jù)恢復(fù)方法巧妙地解決了并行接口技術(shù)中面臨的串?dāng)_和時鐘同步問題，從而使數(shù)據(jù)傳輸速率得到極大地提高，逐步成為一種通用的高速IO接口標(biāo)準(zhǔn)。對這類芯片測試技術(shù)的研究也就顯得具有現(xiàn)實意義。但隨著半導(dǎo)體的技術(shù)的高度發(fā)展，片

2、上晶體管的集成度達(dá)到較高的水平，越來越多的IP核被集成到同一片上。給測試帶來更加嚴(yán)峻的挑戰(zhàn)和迫切的要求。另外，加上工藝本身不完備帶來的問題，為保證芯片高質(zhì)量測試，必須進(jìn)行全速測試，這就對測試機(jī)臺和測試板Loadboard的設(shè)計和制造提出更高要求。
　　 針對上述問題，本論文對基于ATE(Automatic Test Equiment)測試機(jī)臺Verigy93000測試具有高速Serdes接口的芯片技術(shù)進(jìn)行了研究。
　　

3、論文首先介紹了國內(nèi)外集成電路產(chǎn)業(yè)及其測試產(chǎn)業(yè)的發(fā)展?fàn)顩r，并討論高速Serdes接口廣泛應(yīng)用及對ATE測試挑戰(zhàn)。介紹了抖動、噪聲測量及分析理論中的基礎(chǔ)知識和根源機(jī)理，并從概率密度函數(shù)方面分析了抖動、噪聲及誤碼率BER之間的關(guān)系。然后論文從頻域方面對PLL系統(tǒng)單元進(jìn)行分析，并具體分析Serdes鏈路中各個子系統(tǒng)、信道的特性及它們中抖動、噪聲和信號完整性產(chǎn)生的機(jī)理。隨后，論文針對ATE93000測試系統(tǒng)架構(gòu)及其PS3600、PS HX板卡性能