STM-1-VC-4高階復(fù)用器的設(shè)計(jì).pdf

1、同步數(shù)字體系SDH(Synchronous Digital Hierarchy)是新一代的傳輸體制。SDH網(wǎng)絡(luò)以其具有的高度靈活性、可管理性等優(yōu)勢，迅速成為通信網(wǎng)絡(luò)的骨干網(wǎng)絡(luò)。由于SDH設(shè)備的復(fù)雜性，SDH專用集成電路(ASIC)的設(shè)計(jì)使用就成為SDH發(fā)展的必然趨勢。目前，國內(nèi)企業(yè)生產(chǎn)的SDH設(shè)備的關(guān)鍵核心芯片主要依賴于進(jìn)口。因此，SDH關(guān)鍵芯片的自行研制，對于提高我國在通信領(lǐng)域的競爭能力，具有重大意義。 本論文首先介紹了同步

2、數(shù)字體系SDH的基本知識，主要包括STM-N的幀結(jié)構(gòu)及SDH復(fù)用原理。在此基礎(chǔ)上，介紹了STM-1分/插復(fù)用器的基本功能和模塊劃分。STM-1分/插復(fù)用器的SDH功能主要集中在STM-1/VC-4高階復(fù)用器、數(shù)字交叉連接模塊和VC-4/El映射處理器上。在完成STM-1分/插復(fù)用器的總體設(shè)計(jì)方案的基礎(chǔ)上，進(jìn)行了STM-1/VC-4高階復(fù)用器的ASIC設(shè)計(jì)。從系統(tǒng)設(shè)計(jì)的角度介紹了STM-1/VC-4高接復(fù)用器的設(shè)計(jì)思路，進(jìn)行了功能劃分和模

3、塊劃分。該高階復(fù)用器主要完成STM-1到VC-4的復(fù)用和解復(fù)用，具體包括STM-1信號的幀同步、并行擾碼/解擾、段開銷插入/抽取、指針產(chǎn)生/解釋，同時(shí)提供告警及監(jiān)控功能。 本設(shè)計(jì)采用了基于Verilog硬件描述語言的自頂向下的設(shè)計(jì)方法，使用Synopsys公司的VCS完成功能仿真，使用Design Compiler完成設(shè)計(jì)綜合，并采用ALTERA公司的FPGA(Cyclone系列)EPlC6T144C8器件對關(guān)鍵模塊進(jìn)行

4、了FPGA驗(yàn)證。 本課題的關(guān)鍵技術(shù)在于：接收端的幀同步技術(shù)、數(shù)據(jù)并行化技術(shù)、并行擾碼技術(shù)及指針的產(chǎn)生/解釋。接收端的幀同步器對同步性能的影響重大。首先分析了影響幀同步器性能的參數(shù)，基于這些分析，確定了STM-1幀同步器的參數(shù)和幀同步碼組，提供并比較了兩種設(shè)計(jì)方案。在SDH集成系統(tǒng)中，需要用到數(shù)據(jù)的并行化技術(shù)及并行擾碼技術(shù)，以降低ASIC的實(shí)現(xiàn)難度。使用擴(kuò)展矩陣法由ITU-TRec.G.707/Y.1322建議中給出的串行擾碼算