嵌入式處理器內(nèi)存管理單元的設(shè)計和驗證.pdf

1、本文提出了一種設(shè)計CK·CORE內(nèi)存管理單元的新的方法，CK·CORE是由杭州中天微系統(tǒng)有限公司和浙江大學(xué)合作開發(fā)的32位高性能嵌入式處理器。內(nèi)存管理單元采用兩級地址轉(zhuǎn)換后備緩沖器結(jié)構(gòu)，分別稱為MicroTLB和JointTLB。MicroTLB和一般的TLB相比，它的結(jié)構(gòu)比較簡單，而且它的地址轉(zhuǎn)換邏輯經(jīng)過了優(yōu)化。由于地址轉(zhuǎn)換過程很快，所以不需要在處理器流水線增加一級地址轉(zhuǎn)換過程。為了降低未命中率和功耗，JointTLB的48個全相聯(lián)的

2、表項被分為6組，采用了分步訪問的策略，有限狀態(tài)機在MicroTLB未命中時根據(jù)最近未使用算法替換MicroTLB的某一個表項。在JointTLB未命中時，采用了軟件管理的機制來負責(zé)TLB的填充，這樣不但可以提高頁表結(jié)構(gòu)的靈活性，而且也降低了硬件的成本。 介紹了內(nèi)存管理單元的驗證方法和驗證流程，通過在驗證的不同階段使用靜態(tài)測試和動態(tài)測試的手段，不但可以幫助設(shè)計者及時發(fā)現(xiàn)硬件設(shè)計的問題，而且也提高了測試代碼的覆蓋率，從而保證了設(shè)計的