2023年全國(guó)碩士研究生考試考研英語(yǔ)一試題真題（含答案詳解+作文范文）_第1頁(yè)
已閱讀1頁(yè)，還剩72頁(yè)未讀， 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、本文介紹了一個(gè)基于VXI（VMEbus extension for instrumentation）總線的500MSPS的高速數(shù)據(jù)采集模塊的設(shè)計(jì)。電路的設(shè)計(jì)是基于高速的A/D變換和FPGA技術(shù)，實(shí)現(xiàn)高速數(shù)據(jù)采集、數(shù)據(jù)的快速傳輸、緩存和模塊靈活控制三者之間的結(jié)合。 本設(shè)計(jì)模塊采用VXI總線C尺寸及I,Q支路雙通道設(shè)計(jì),通道采樣率最高為500MSPS,系統(tǒng)存儲(chǔ)深度為每通道2MB,中央處理器采用高速嵌入式CPU——PowerPC405

2、GP,時(shí)序和邏輯電路由FPGA實(shí)現(xiàn)。在討論了信號(hào)調(diào)理電路功能及必要性的基礎(chǔ)上，給出了本模塊設(shè)計(jì)的詳細(xì)方案。在本模塊的設(shè)計(jì)中，有著大量的邏輯設(shè)計(jì)，對(duì)硬件語(yǔ)言程序的編寫要求比較高，因此，文中介紹了硬件程序設(shè)計(jì)的基本流程，以及幾種基于VHDL硬件語(yǔ)言設(shè)計(jì)在高速邏輯設(shè)計(jì)中非常重要的方法。同時(shí)闡述了本模塊設(shè)計(jì)的前端FPGA的內(nèi)部模塊結(jié)構(gòu)，設(shè)計(jì)的重點(diǎn)、難點(diǎn)，并給出了重要模塊的時(shí)序仿真結(jié)果。高速PCB的設(shè)計(jì)也是目前實(shí)現(xiàn)高速數(shù)據(jù)采集系統(tǒng)的難點(diǎn)和重點(diǎn)，文

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽，若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間，僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理，對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容，請(qǐng)與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論