極低電壓應(yīng)用的低功耗低相噪壓控振蕩器的研究與實(shí)現(xiàn).pdf

1、隨著近幾年無(wú)線通訊系統(tǒng)的蓬勃發(fā)展，推動(dòng)了低成本、低功耗CMOS無(wú)線收發(fā)機(jī)的研究與開(kāi)發(fā)，而壓控振蕩器(VCO，Voltage Controlled Oscillator)是無(wú)線收發(fā)機(jī)的關(guān)鍵模塊。作為收發(fā)機(jī)中的本地振蕩源進(jìn)行頻率轉(zhuǎn)換和信道選擇，需要壓控振蕩器具有低功耗和低相位噪聲的特點(diǎn)。
　　 CMOS工藝尺寸的進(jìn)一步縮小，增加了芯片的功能模塊密度、器件的速度以及電路處理信號(hào)的能力。然而，為了滿足可靠性，避免器件柵氧化層擊穿、熱載流

2、子效應(yīng)以及功耗密度過(guò)大等問(wèn)題，其電源電壓也在等比例地縮小。另一方面，雖然電源電壓減小了，但器件的閾值電壓卻沒(méi)有相應(yīng)減小，這導(dǎo)致了可獲得的電壓擺幅變小。傳統(tǒng)的模擬電路結(jié)構(gòu)在電源電壓降低到1V以下時(shí)由于沒(méi)有足夠的電壓凈空間，使得模擬電路的設(shè)計(jì)遇到了挑戰(zhàn)。
　　 本論文的目的是設(shè)計(jì)一個(gè)工作在極低電壓(0.5V)環(huán)境下的低功耗和低相位噪聲射頻壓控振蕩器集成電路芯片。目前國(guó)際上對(duì)于極低電壓環(huán)境下的VCO也只處于研究階段，相應(yīng)的產(chǎn)品問(wèn)世尚需

3、要一定的時(shí)間。國(guó)內(nèi)對(duì)VCO的研究近幾年也呈現(xiàn)繁榮之勢(shì)，但關(guān)注的往往是正常電源電壓環(huán)境下的研究，只是在追隨國(guó)外已有產(chǎn)品的腳步前進(jìn)。在國(guó)內(nèi)CMOS工藝技術(shù)已經(jīng)可以接近國(guó)際先進(jìn)水平的情況下，有必要進(jìn)行跨越式發(fā)展，研究國(guó)際上的前沿課題。這樣，對(duì)快速提高我國(guó)集成電路產(chǎn)業(yè)的整體競(jìng)爭(zhēng)力具有重要的意義。
　　 本文主要工作和創(chuàng)新點(diǎn)包括：
　　 1．探討了片上電感的物理結(jié)構(gòu)及電學(xué)模型的物理意義，研究了電感的幾何尺寸參數(shù)對(duì)片上電感性能的影響

4、，總結(jié)得到了優(yōu)化電感的一系列指導(dǎo)原則，并根據(jù)CMOS工藝的發(fā)展，改進(jìn)了文獻(xiàn)中有關(guān)電感設(shè)計(jì)的經(jīng)驗(yàn)報(bào)導(dǎo)。
　　 2．探討了變?nèi)莨艿奈锢斫Y(jié)構(gòu)及電學(xué)模型的物理意義，分析了不同結(jié)構(gòu)變?nèi)莨艿膬?yōu)缺點(diǎn)及相應(yīng)的應(yīng)用領(lǐng)域，研究了偏置電壓、變?nèi)莨軒缀纬叽鐓?shù)以及工作頻率等對(duì)變?nèi)莨苄阅艿挠绊?，得到了?yōu)化設(shè)計(jì)變?nèi)莨艿囊幌盗兄笇?dǎo)原則。
　　 3．深入分析總結(jié)了四種電感電容式壓控振蕩器的相位噪聲模型：線性時(shí)不變(Lesson’s)模型，線性時(shí)變(Ha

5、jimiri’s)模型，非線性擾動(dòng)(Demir’s)模型以及類諧波平衡分析(Rael’s)模型。詳細(xì)分析了振蕩器的內(nèi)在振蕩機(jī)制，總結(jié)了振蕩器設(shè)計(jì)和優(yōu)化的一般步驟，提出了振蕩器設(shè)計(jì)中針對(duì)低相位噪聲和低功耗設(shè)計(jì)的設(shè)計(jì)原則，歸納了幾種相位噪聲降低技術(shù)。綜合應(yīng)用多種技術(shù)，實(shí)現(xiàn)了低至0.5 V電源電壓下的低功耗、低相位噪聲的LCVCO的設(shè)計(jì)．4．研究了極低電壓應(yīng)用的射頻鎖相環(huán)(PLL，Phase—Locked Loop)的設(shè)計(jì)，分別構(gòu)建了鑒頻鑒相

6、器(PFD，Phase—Frequency Detector)、電荷泵(CP，Charge—Pump)以及分頻器。其中鑒頻鑒相器采用改進(jìn)型預(yù)充電鑒頻鑒相器結(jié)構(gòu)，其特點(diǎn)是工作頻率范圍大，功耗低，且死區(qū)極?。浑姾杀媚K采用負(fù)反饋電路結(jié)構(gòu)，在極低電壓下能夠提高充放電電流匹配度；分頻器采用擴(kuò)展的單相時(shí)鐘動(dòng)態(tài)邏輯結(jié)構(gòu)，在極低電壓下能夠工作在3 GHz以上，且功耗很小，同時(shí)考慮了動(dòng)態(tài)邏輯中動(dòng)態(tài)結(jié)點(diǎn)漏電流的影響，給出了相應(yīng)的輔助電路，彌補(bǔ)了這個(gè)缺點(diǎn)。

7、5．采用中芯國(guó)際0．13μm1P8M CMOS工藝實(shí)現(xiàn)了工作于0.5 V電源電壓下的低功耗、低相位噪聲的LCVCO芯片，測(cè)試得到LcVCO能正常工作在0.5 V電壓下，輸出頻率范圍為2.1～2.3 GHz，輸出相位噪聲在—119.8～—121.5 dBc/Hz＠1 MHz，功耗僅為685μW，計(jì)算得到綜合性能指標(biāo)FOM為—188.7～—190.3 dB，達(dá)到國(guó)內(nèi)領(lǐng)先水平。以此VCO為核心，完成了相應(yīng)的極低電壓下低功耗、低相位噪聲的PLL