基于FPGA的離散小波變換數(shù)字水印算法的硬件實(shí)現(xiàn)研究.pdf

1、數(shù)字水印(Digital Watermarking)技術(shù)是目前信息安全技術(shù)領(lǐng)域的一個(gè)新方向，是一種可以在開(kāi)放網(wǎng)絡(luò)環(huán)境下保護(hù)版權(quán)和認(rèn)證來(lái)源及完整性的新型技術(shù)，可廣泛應(yīng)用于多媒體版權(quán)保護(hù)和圖像認(rèn)證等領(lǐng)域。但用軟件實(shí)現(xiàn)圖像數(shù)字水印系統(tǒng)速度慢，不能滿足圖像實(shí)時(shí)處理的要求；而硬件實(shí)現(xiàn)具有速度快的特點(diǎn)，因此采用硬件實(shí)現(xiàn)數(shù)字水印算法具有很重要的意義。 本文基于FPGA(Field Programmable Gate Array)的硬件平臺(tái)，研

2、究和設(shè)計(jì)了5/3提升小波變換算法、彩色轉(zhuǎn)換灰度、混沌序列模塊作為數(shù)字水印的實(shí)現(xiàn)方案，提高了水印嵌入和提取的速度。 本文做的主要工作如下： 1. 研究5/3提升小波變換的FPGA 實(shí)現(xiàn)。由于離散小波變換的性能決定了數(shù)字水印算法太慢，所以本文以離散小波變換為主線，首先分析了提升小波變換的運(yùn)算過(guò)程。然后提出了一種便于硬件實(shí)現(xiàn)的算法，用Verilog語(yǔ)言實(shí)現(xiàn)了硬件設(shè)計(jì)，并通過(guò)仿真驗(yàn)證了所設(shè)計(jì)硬件的所有功能。 2. 研究數(shù)

3、字水印方案的FPGA 實(shí)現(xiàn)，設(shè)計(jì)實(shí)現(xiàn)了彩色轉(zhuǎn)灰度模塊，并在設(shè)計(jì)中加入了流水線處理，提高了電路的速度；對(duì)混沌算法進(jìn)行了改進(jìn)，使新的算法便于硬件的實(shí)現(xiàn)，對(duì)兩個(gè)模塊實(shí)現(xiàn)的硬件進(jìn)行了仿真，驗(yàn)證了電路的功能，最后對(duì)模塊進(jìn)行了綜合，得到了RTL 級(jí)的電路結(jié)構(gòu)圖。 3. 實(shí)現(xiàn)了設(shè)計(jì)的水印系統(tǒng)，并利用該系統(tǒng)進(jìn)行了水印的嵌入和提取，得到了嵌入水印后的圖像，通過(guò)對(duì)嵌入水印圖像的不可見(jiàn)性實(shí)驗(yàn)，驗(yàn)證了算法的魯棒性，對(duì)嵌入水印后的圖像進(jìn)行了剪切攻擊、噪聲