基于DE2平臺的JPEG編碼器設(shè)計.pdf_第1頁
已閱讀1頁，還剩70頁未讀， 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明：本文檔由用戶提供并上傳，收益歸屬內(nèi)容提供方，若內(nèi)容存在侵權(quán)，請進行舉報或認領(lǐng)

文檔簡介

1、在多媒體技術(shù)的發(fā)展中，圖像、視頻的壓縮處理技術(shù)占據(jù)著重要的地位，數(shù)字圖像壓縮技術(shù)逐漸成為多媒體應(yīng)用的核心環(huán)節(jié)。在數(shù)字圖像壓縮領(lǐng)域，靜止圖像壓縮標準JPEG，因為其優(yōu)良的性能，而有著廣泛的應(yīng)用。 近些年來，專用圖像壓縮芯片正被越來越多的電子產(chǎn)品所采用，JPEG壓縮芯片在數(shù)碼相機等消費電子中有著大量應(yīng)用，關(guān)于圖像壓縮芯片的研究一直是信息產(chǎn)業(yè)的熱點。 本文基于ALTERA公司的DE2 FPGA開發(fā)平臺設(shè)計實現(xiàn)了JPEG Bas

2、eline圖像壓縮編碼系統(tǒng)。系統(tǒng)使用FPGA是CycloneⅡ系列的EP2C35。設(shè)計充分利用了可編程邏輯器件FPGA的靈活性和并行性。二維離散余弦變換(DCT)采用了行列分解的方法，并通過快速算法在很大程度上減少了硬件實現(xiàn)的復(fù)雜度，提高了模塊的吞吐量，并且具有實時、高精度的優(yōu)點。在量化模塊中采用了自行實現(xiàn)的除法器，減少了除法運算的時間。整個設(shè)計大量采用了流水線優(yōu)化設(shè)計，提高了系統(tǒng)的工作頻率。 本文采用Verilog硬件描述語言

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽，若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫僅提供信息存儲空間，僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理，對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯，并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容，請與我們聯(lián)系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論