數(shù)字預(yù)失真系統(tǒng)中的延時估計算法研究.pdf

1、提高功放線性度最簡單的方法就是通過削減輸出功率來使功放工作在線性區(qū)（即回退技術(shù)）；該方法雖然簡單有效，但卻嚴(yán)重降低了功放的效率。相比回退、前饋和負(fù)反饋等技術(shù)而言，基于記憶多項式的數(shù)字預(yù)失真技術(shù)因具有適應(yīng)性強(qiáng)、成本低、頻帶寬和動態(tài)范圍廣等優(yōu)點，現(xiàn)已成為解決功放線性化問題最有效的方法之一。由于延時估計偏差通常會嚴(yán)重影響數(shù)字預(yù)失真系統(tǒng)的預(yù)失真效果，所以必須精確計算輸入信號與反饋信號兩者之間的延時，從而確保預(yù)失真算法收斂。
　　本文在闡述

2、理論部分時，結(jié)合實驗結(jié)果對其進(jìn)行講解；首先對功放的非線性特征進(jìn)行了詳細(xì)介紹，接著分析討論了功放非線性對信號星座圖的影響及其對信號功率頻譜的影響，并推導(dǎo)證明了功放模型與預(yù)失真器模型之間的關(guān)系，然后具體分析論述了信號峰值功率和平均功率對功放模型的影響，以及預(yù)失真器對輸入信號峰均比的影響。
　　本文的預(yù)失真參數(shù)提取算法采用QRD-LS算法，且利用Givens變換法進(jìn)行QR分解，并提供了部分Maltab源代碼以供參考；同時，本文在別人的基

3、礎(chǔ)上，提出了一種改進(jìn)的延時估計算法，該算法基于互相關(guān)函數(shù)法，通過加入最大值查詢算法，并結(jié)合數(shù)字差分器的使用，不僅大大減少了計算量，而且進(jìn)一步提高了延時估計的準(zhǔn)確性。先通過Matlab對該算法進(jìn)行仿真驗證，然后將Matlab語言轉(zhuǎn)化為Verilog語言在FPGA開發(fā)工具ISE中設(shè)計實現(xiàn)，最后用Modelsim成功驗證了該算法；同時本文也提供了延時估計算法的Matlab源代碼以及算法在FPGA實現(xiàn)時的設(shè)計思路和方法。
　　本文詳細(xì)介紹

4、了基帶數(shù)字預(yù)失真系統(tǒng)的組建和工作原理以及三大硬件模塊：FPGA開發(fā)板模塊、Doherty功放模塊和模擬上、下變頻模塊；并詳細(xì)論述了數(shù)字預(yù)失真技術(shù)中包括：LTE信號的產(chǎn)生，數(shù)字上、下變頻技術(shù)和信號的采集、存儲、讀取技術(shù)等關(guān)鍵技術(shù)的設(shè)計過程，并指出了其中的設(shè)計關(guān)鍵；最后將驗證成功過后的延時估計算法加入到數(shù)字預(yù)失真系統(tǒng)中進(jìn)行聯(lián)調(diào)。測試結(jié)果表明：對于帶寬為5MHz的 LTE信號而言，加入數(shù)字預(yù)失真（DPD）后，功放上、下通道輸出信號的ACPR要