集成電路層次式熱驅(qū)動布圖布局算法研究.pdf

1、本文針對芯片布圖中存在的運行效率問題和亟待解決的熱優(yōu)化問題，層次式的設計思想和分而治之的優(yōu)化策略，做了如下創(chuàng)新性的工作： 針對二維布圖規(guī)劃問題熱優(yōu)化過程影響算法效率的問題，本研究在層次化的布圖方法中引入了功率密度的聚類，保證芯片熱分布全局最優(yōu)。在局部布圖中建立層次化的熱模型，為保證局部最優(yōu)，在模擬退火布局過程中，結(jié)合了簡單的解析熱模型來計算邊界熱點，以指導邊界模塊的移動，避免產(chǎn)生邊界熱點。試驗結(jié)果表明，由于對溫度實現(xiàn)了很好的控制

2、，從而使芯片熱點分布數(shù)量大大減少。同最新的熱驅(qū)動布圖工具Hotspot Floorplan進行比較，本文算法能在芯片峰值溫度降低3％的情況下，計算速度提高約300倍。 針對三維布圖規(guī)劃中存在的解空間規(guī)模大問題，提出了層次式的三維布圖規(guī)劃算法。算法采用芯片層劃分和后續(xù)布圖規(guī)劃的二階段法，有效的縮小了原問題的搜索空間；在布圖規(guī)劃過程中，通過逼近理想的功耗分布實現(xiàn)溫度優(yōu)化的目標，大大提高了算法的運行效率。同時，針對之前的三維芯片熱驅(qū)動

3、算法未考慮高密度模塊垂直疊加而產(chǎn)生的局部高溫的問題，在計算功率約束圖時，不僅僅考慮水平方向的熱影響同時也考慮垂直方向的熱影響。試驗表明, 通過在三維集成電路上使水平和垂直區(qū)域的功率密度都達到均衡分布，最終獲得了較低的芯片最高溫度。與沒有考慮垂直方向的功率密度堆積的算法相比，能夠再次平均將最高溫度降低大約7％。 本文面向納米級下芯片結(jié)構(gòu)設計出現(xiàn)的新的布圖問題，具有很強的針對性。同時也展開多角度提高算法求解質(zhì)量的研究，可以作為其他算