現(xiàn)代FPGA布局研究.pdf

1、FPGA布局算法和軟件位于工藝映射和布線之間,是一個(gè)承上啟下的階段,對(duì)最終的布通率和時(shí)序都有著重要的影響。
　　 本論文的工作之一便是在模擬退火算法的基礎(chǔ)上,提出了一種快速FPGA布局算法。該算法先用解析模型快速確定所有宏模塊及單個(gè)邏輯模塊的“理想”位置,然后通過局部擴(kuò)散消除模塊之間的重疊,得到一個(gè)較好的初始布局方案,最后再用低溫的模擬退火進(jìn)一步優(yōu)化,確定各模塊的最終位置。實(shí)驗(yàn)數(shù)據(jù)表明,以目前在學(xué)術(shù)界普遍采用的修正線網(wǎng)總長(zhǎng)度為目

2、標(biāo)函數(shù),與經(jīng)典的VPR算法相比,新算法大大降低了布局所耗費(fèi)的時(shí)間,而不影響最終布局方案的質(zhì)量。
　　 其次,現(xiàn)代FPGA有著多樣而復(fù)雜的邏輯和布線資源,而學(xué)術(shù)界的布局軟件VPR所面向的FPGA卻只能處理十分簡(jiǎn)單的FPGA結(jié)構(gòu),對(duì)于宏、總線、多時(shí)鐘等實(shí)際應(yīng)用中很重要的部分都沒有考慮。本文提出了一種針對(duì)現(xiàn)代FPGA中多種邏輯資源布局問題的新方法,用具有特定幾何結(jié)構(gòu)的邏輯單元層來統(tǒng)一處理多種類型的邏輯資源,在各個(gè)邏輯層面上進(jìn)行模擬退火