多片F(xiàn)PGA原型驗(yàn)證系統(tǒng)上的設(shè)計(jì)分割與管腳復(fù)用.pdf

1、基于FPGA的原型驗(yàn)證技術(shù)，因?yàn)槌杀镜汀⑺俣瓤旌鸵子诖罱ǖ膬?yōu)勢(shì)，在SoC的驗(yàn)證上有著舉足輕重的意義。此外，其接近SoC芯片的運(yùn)行速度，保證了軟件的開(kāi)發(fā)和系統(tǒng)級(jí)調(diào)試可以更早進(jìn)行，有效縮短了產(chǎn)品整體開(kāi)發(fā)周期。搭建一個(gè)原型驗(yàn)證平臺(tái)并非難事，也有眾多商業(yè)級(jí)解決方案可選，但是基于FPGA的原型驗(yàn)證方法學(xué)是一門(mén)新興學(xué)科，既有別于SoC的設(shè)計(jì)，也不僅僅局限于FPGA本身的設(shè)計(jì)流程。
　　本文從SoC驗(yàn)證技術(shù)的發(fā)展和挑戰(zhàn)開(kāi)始論述，通過(guò)對(duì)驗(yàn)證方法的

2、總結(jié)和比較，引出FPGA原型驗(yàn)證方法學(xué)的討論，最后聚焦于使用多片F(xiàn)PGA驗(yàn)證SoC過(guò)程中不得不面對(duì)和解決的一些重點(diǎn)技術(shù)問(wèn)題，即如何在保證性能并減少衍生問(wèn)題的前提下，進(jìn)行設(shè)計(jì)的移植和分割。
　　文章在設(shè)計(jì)移植方面，重點(diǎn)討論了如何對(duì)SoC代碼進(jìn)行必要的修改和轉(zhuǎn)換;在設(shè)計(jì)分割方面，詳細(xì)論述了分割方法，邊界上的時(shí)序分配預(yù)算，以及FPGA片間時(shí)鐘、復(fù)位信號(hào)的同步。針對(duì)分割后帶來(lái)的新問(wèn)題，即FPGA之間互連線(xiàn)數(shù)目過(guò)多，而板級(jí)互連的管腳有限這一