基于NiO阻變存儲器電學性能提升的研究.pdf

1、隨著英特爾將半導體工藝器件尺寸推進到22nm的商用階段,Flash存儲器已接近其物理尺寸的極限,其面臨著無法克服的發(fā)展瓶頸。而在各種新型的非揮發(fā)性存儲器當中,阻變存儲器以其單元結構簡單、高穩(wěn)定性、功耗低,等優(yōu)點得到了廣泛的研究,被認為是下一代非揮發(fā)性存儲器的有力競爭者。
　　 本文從目前RRAM研究存在的問題出發(fā),通過對基于NiO薄膜的阻變單元進行摻雜和快速熱退火等手段,結合AFM、XRD和半導體參數(shù)分析儀等測試結果,試圖尋找到

2、提升阻變單元電學性能的途徑。綜合分析測試結果后,可以得出:
　　 (1)在下電極Pt和阻變層NiO之間沉積一層5nm厚的Ti薄膜后,構成Pt/Ti/NiO/Pt的阻變單元,其reset電流降低至12mA左右,較Pt/NiO/Pt單元降低了15mA。但是通過對操作電壓的對比發(fā)現(xiàn),引入Ti的阻變單元的操作電壓并沒有明顯的改變。
　　 (2)分別使用快速熱退火和直流磁控濺射的方法,構建了Pt/NiO/TiO2/Pt的疊層阻變單

3、元。由于使用快速熱退火方法生成的TiO2薄膜較薄,并沒有明顯改善單元的reset電流,但是TiO2薄膜起到了引導層的作用,優(yōu)化了單元的操作電壓的分布。而使用磁控濺射法制備的疊層單元則將reset電流降低至6mA左右。
　　 (3)在Pt/NiO/Pt單元中,當set過程中當限流為1mA時,雖然可以得到17mA左右的reset電流,但是此時單元的阻變特性不穩(wěn)定,會出現(xiàn)無法set的過程,即使在多次掃描下重新出現(xiàn)set過程,在其后的r