版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)
文檔簡(jiǎn)介
1、伴隨著大數(shù)據(jù)時(shí)代的到來(lái),數(shù)據(jù)呈爆炸性增長(zhǎng)。如何有效地組織海量數(shù)據(jù)并從中提取有價(jià)值信息成為一個(gè)難題。深度學(xué)習(xí)模型是一個(gè)多層的神經(jīng)網(wǎng)絡(luò),模擬了大腦皮層的層次學(xué)習(xí)結(jié)構(gòu),能夠?qū)Υ髷?shù)據(jù)進(jìn)行數(shù)據(jù)挖掘、特征提取和分類等操作,已成為機(jī)器學(xué)習(xí)領(lǐng)域最為炙手可熱的模型之一。
深度學(xué)習(xí)算法是典型的計(jì)算密集型應(yīng)用,速度瓶頸和對(duì)大規(guī)模計(jì)算平臺(tái)的依賴也日益成為深度學(xué)習(xí)算法實(shí)用和推廣的障礙,因此,深度學(xué)習(xí)算法加速技術(shù)的研究逐漸成為熱點(diǎn)。利用FPGA平臺(tái)和可重
2、構(gòu)技術(shù),對(duì)深度學(xué)習(xí)算法進(jìn)行硬化實(shí)現(xiàn),是實(shí)現(xiàn)深度學(xué)習(xí)算法加速處理的有效途徑。目前,采用FPGA實(shí)現(xiàn)的深度學(xué)習(xí)算法加速器研究剛剛起步,還局限在對(duì)特定算法的定制實(shí)現(xiàn)和加速。本文針對(duì)深度學(xué)習(xí)算法的可重構(gòu)加速器技術(shù)進(jìn)行研究,期望能夠?yàn)樯疃葘W(xué)習(xí)算法提供一個(gè)通用的硬件加速平臺(tái)。
本文首先對(duì)各類深度學(xué)習(xí)算法的算法流程、執(zhí)行特征、操作要素等方面進(jìn)行分析,總結(jié)和歸納深度學(xué)習(xí)算法中典型的運(yùn)算模板?;诜治觯岢隽藰?biāo)量處理器與向量處理器相結(jié)合的協(xié)處理
3、器架構(gòu),命名為 SVP-DL( Super-Vector co-Processor for Deep Learning algorithms),并設(shè)計(jì)了專門(mén)的指令集系統(tǒng),用來(lái)編寫(xiě)應(yīng)用程序在SVP-DL上運(yùn)行。接下來(lái)文章詳細(xì)介紹了在SVP-DL處理器上映射深度學(xué)習(xí)算法的方法,并針對(duì)算法映射自動(dòng)化進(jìn)行了探討。我們將SVP-DL處理器布局在Xilinx XC7VX485T芯片上,并針對(duì)DBN算法的運(yùn)行結(jié)果與軟件運(yùn)行結(jié)果進(jìn)行了對(duì)比,實(shí)驗(yàn)結(jié)果表明
溫馨提示
- 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。
最新文檔
- 基于路由表的可重構(gòu)密碼算法加速器研究.pdf
- 可重構(gòu)制造系統(tǒng)關(guān)鍵技術(shù)研究.pdf
- 復(fù)合可重構(gòu)天線關(guān)鍵技術(shù)研究.pdf
- 一個(gè)新型簡(jiǎn)易電子直線加速器的關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)制造系統(tǒng)的關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)制造系統(tǒng)若干關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)數(shù)控系統(tǒng)關(guān)鍵技術(shù)研究.pdf
- 可擴(kuò)展64核處理器關(guān)鍵技術(shù)研究——單核、加速器架構(gòu)及h.264解碼器實(shí)現(xiàn)
- 在線學(xué)習(xí)算法的加速器設(shè)計(jì)研究.pdf
- 粗粒度可重構(gòu)系統(tǒng)的任務(wù)編譯器關(guān)鍵技術(shù)研究.pdf
- 深孔加工機(jī)床可重構(gòu)關(guān)鍵技術(shù)研究.pdf
- 面向媒體解碼的可重構(gòu)計(jì)算關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)深孔加工機(jī)床及關(guān)鍵技術(shù)研究.pdf
- Web加速關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)眾核流處理器體系結(jié)構(gòu)關(guān)鍵技術(shù)研究.pdf
- 基于FPGA的深度學(xué)習(xí)加速器設(shè)計(jì)與實(shí)現(xiàn).pdf
- 面向領(lǐng)域應(yīng)用的可重構(gòu)系統(tǒng)關(guān)鍵技術(shù)研究.pdf
- 快速可重構(gòu)信息系統(tǒng)及其關(guān)鍵技術(shù)研究.pdf
- 寬帶可重構(gòu)數(shù)字射頻發(fā)射機(jī)關(guān)鍵技術(shù)研究.pdf
- 可重構(gòu)路由平臺(tái)控制面設(shè)計(jì)及其關(guān)鍵技術(shù)研究.pdf
評(píng)論
0/150
提交評(píng)論