CMP體系結(jié)構(gòu)的L2 Cache替換算法研究.pdf

1、近40年來(lái)，處理器與存儲(chǔ)器訪問(wèn)速度之間存在著巨大的差距導(dǎo)致內(nèi)存墻問(wèn)題變得越來(lái)越嚴(yán)重，成為影響系統(tǒng)性能最主要的瓶頸之一?，F(xiàn)代計(jì)算機(jī)體系結(jié)構(gòu)中廣泛采用Cache來(lái)緩解兩者之間的速度差距。
　　在典型的CMP(Chip Multi-Processor)體系結(jié)構(gòu)中，多個(gè)處理器核共享二級(jí)Cache，提高了二級(jí)Cache利用率并且能避免復(fù)制存儲(chǔ)器硬件資源。但處理器核的分支錯(cuò)誤預(yù)測(cè)導(dǎo)致錯(cuò)誤路徑上的加載缺失向共享的二級(jí) Cache中寫入無(wú)用數(shù)據(jù)，

2、造成二級(jí) Cache的污染，降低了其它核對(duì)二級(jí) Cache空間的占用率，增加了二級(jí)Cache缺失率，引起存儲(chǔ)資源線程分配的不均衡，甚至導(dǎo)致線程饑餓。因此Cache的替換算法是保證效率的關(guān)鍵。如何在盡可能小的開銷下，提高Cache的命中率，使處理器獲得盡可能高的性能，成為當(dāng)前Cache研究的一個(gè)重要課題。
　　本論文詳細(xì)研究了常見的CMP中 Cache資源分配及其共享Cache的替換策略。通過(guò)對(duì)偽LRU算法進(jìn)行詳細(xì)分析，改進(jìn)了偽LR

3、U算法，提出了FPLRU算法，詳細(xì)設(shè)計(jì)和實(shí)現(xiàn)了分支信息緩沖器（BIB），通過(guò)BIB來(lái)記錄預(yù)測(cè)路徑的相關(guān)信息，從而盡早的將錯(cuò)誤路徑數(shù)據(jù)從二級(jí) Cache中替換出去，增加了利用數(shù)據(jù)局部性的可能?；鶞?zhǔn)測(cè)試程序?qū)嶒?yàn)結(jié)果表明FPLRU算法與偽LRU算法相比Cache失效率有較為明顯的降低。
　　CMP結(jié)構(gòu)中共享L2 Cache，當(dāng)多個(gè)線程運(yùn)行時(shí)，由于資源競(jìng)爭(zhēng)導(dǎo)致Cache失效增加和系統(tǒng)性能下降。為了研究L2 Cache中線程的變化情況，提出

4、了一種預(yù)測(cè)L2 Cache失效的Shared-Cache模擬技術(shù)，主要利用循環(huán)序列和棧處理技術(shù)分析預(yù)測(cè)L2 Cache的強(qiáng)制性Cache失效、共享數(shù)據(jù)的Cache容量失效和私有數(shù)據(jù)的Cache容量失效。利用實(shí)驗(yàn)驗(yàn)證了模型的有效性，結(jié)果表明該模型能夠準(zhǔn)確預(yù)測(cè)L2 Cache的失效。
　　另外，本論文對(duì)SimpleScalar模擬器及 CMP-SIM模擬器的Cache模擬及實(shí)現(xiàn)機(jī)制做了大量的分析及研究工作，用CMP-SIM模擬器及基準(zhǔn)