寬帶雷達偵察接收機數(shù)字中控設(shè)計及FPGA實現(xiàn).pdf

1、雷達信號偵察接收機在雷達對抗系統(tǒng)中扮演著十分重要的角色，它是電子干擾系統(tǒng)和雷達威脅告警接收機的基礎(chǔ)。本文針對寬帶接收機需要同時處理多個信號的特點，基于多級數(shù)字信道化和DSP陣列的數(shù)字偵察接收機結(jié)構(gòu)，設(shè)計了一種以數(shù)據(jù)緩存管理和計算資源調(diào)度為基礎(chǔ)的數(shù)字中控方案。本文的主要工作包括以下4個方面：
　　1．研究了現(xiàn)代雷達對抗的應(yīng)用環(huán)境和偵察接收機的發(fā)展趨勢，在介紹數(shù)字信道化接收機的基礎(chǔ)上給出了基于三級數(shù)字信道化的數(shù)字偵察接收機的系統(tǒng)結(jié)構(gòu)。

2、在分析DSP的信號處理能力、脈沖流密度等因素的基礎(chǔ)上提出了基于DSP陣列的信號處理方案。闡述了偵察接收機數(shù)字中控的基本功能，并探討了它的關(guān)鍵技術(shù)和實現(xiàn)方法。
　　2．在分析雷達信號的一階相位差分特性的基礎(chǔ)上，針對某些雷達信號過長而無法對其全部數(shù)據(jù)進行處理的特點，探討了雷達信號截斷的可行性，并給出了一種簡單實用的實現(xiàn)方法?；谌墧?shù)字信道化的結(jié)構(gòu)和DSP陣列的信號處理方案，在對比不同緩存方案的基礎(chǔ)上，提出了一種具有較強吞吐能力的數(shù)據(jù)