基于ARM的海底管道超聲在線數(shù)采系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn).pdf

1、本課題來(lái)源于海洋資源開發(fā)技術(shù)主題下資源與環(huán)境技術(shù)領(lǐng)域中的一項(xiàng)國(guó)家海洋863重大專題項(xiàng)目，“海底管道內(nèi)爬行器及其檢測(cè)技術(shù)”，開發(fā)研制一套用于海底輸油管道內(nèi)壁的缺陷檢測(cè)裝置。本論文研究的主要內(nèi)容是基于ARM的海底管道超聲在線數(shù)采系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)。數(shù)采系統(tǒng)的功能是在超聲在線檢測(cè)過程中，完成對(duì)缺陷超聲回波信號(hào)的采集和存儲(chǔ)。 本論文在簡(jiǎn)要介紹超聲檢測(cè)原理的基礎(chǔ)上，根據(jù)項(xiàng)目工程樣機(jī)的性能指標(biāo)，對(duì)本項(xiàng)目的技術(shù)參數(shù)進(jìn)行了分析和計(jì)算。對(duì)于工程樣機(jī)

2、超聲在線檢測(cè)裝置中的數(shù)采系統(tǒng)，使用ARM+FPGA+ IDE接口硬盤存儲(chǔ)數(shù)據(jù)的創(chuàng)新方式進(jìn)行了詳細(xì)的設(shè)計(jì)和調(diào)試，實(shí)現(xiàn)了對(duì)缺陷超聲回波信號(hào)的數(shù)據(jù)采集和存儲(chǔ)。超聲信號(hào)具有高頻、高速的特點(diǎn)，并且數(shù)據(jù)量很大。 數(shù)據(jù)采集和存儲(chǔ)系統(tǒng)的實(shí)現(xiàn)主要包括硬件設(shè)計(jì)和軟件編程。具體可以分為： 硬件設(shè)計(jì)：包括確定數(shù)采系統(tǒng)方案、為各部分芯片定型、設(shè)計(jì)原理圖和PCB圖、焊接芯片、調(diào)試硬件電路。硬件電路包括電源模塊、A/D模塊、FPGA模塊、ARM模塊，

3、其中ARM模塊又包含NORFLASH模塊、NANDFLASH模塊、SDRAM模塊、IDE模塊等。 軟件編程：FPGA模塊和ARM模塊。 FPGA軟件模塊包括內(nèi)嵌式FIFO模塊和外圍芯片邏輯控制模塊。FIFO模塊實(shí)現(xiàn)A/D的8位數(shù)據(jù)輸入經(jīng)過緩存16位數(shù)據(jù)輸出，主要特點(diǎn)是：1、采用軟件編程的方式。2、FIFO的數(shù)據(jù)線是8位輸入，16位輸出。設(shè)計(jì)時(shí)A/D選的是8位的字長(zhǎng)，而ARM和IDE接口都支持16位數(shù)據(jù)輸出，這樣，設(shè)計(jì)的F

4、IFO可以提高數(shù)采系統(tǒng)的工作效率。3、使用兩片F(xiàn)IFO來(lái)支持IDE硬盤PIO傳輸模式下的塊傳輸方式。 外圍邏輯控制電路模塊：實(shí)現(xiàn)對(duì)外圍芯片電路的控制，配合ARM向IDE接口硬盤進(jìn)行數(shù)據(jù)的存儲(chǔ)。FPGA的程序代碼是在Quartus II 4.0平臺(tái)上采用Verilog HDL語(yǔ)言編寫。 ARM軟件模塊：主要包括編寫B(tài)ootLoader啟動(dòng)代碼、移植UC/OS II操作系統(tǒng)和實(shí)現(xiàn)向IDE硬盤傳輸數(shù)據(jù)進(jìn)行存儲(chǔ)。ARM的程序代碼