基于FPGA的高灰度級(jí)LED屏控制系統(tǒng)的設(shè)計(jì)與研究.pdf

1、在當(dāng)今這樣一個(gè)信息技術(shù)高速發(fā)展的社會(huì)，信息的發(fā)布、傳遞變得尤為重要，如何能夠及時(shí)、逼真、生動(dòng)地傳遞信息已經(jīng)成為人們?nèi)找骊P(guān)注的話題。信息發(fā)布技術(shù)在醫(yī)院、金融場(chǎng)所、交通場(chǎng)所、體育場(chǎng)館、大型商場(chǎng)等公共場(chǎng)合都得到了廣泛的應(yīng)用，因此各種信息顯示技術(shù)也應(yīng)運(yùn)而生。其中LED顯示技術(shù)具有壽命長(zhǎng)、亮度高、維護(hù)方便、工藝先進(jìn)等諸多優(yōu)點(diǎn)，成為近年來發(fā)展最迅速、應(yīng)用最廣泛的顯示技術(shù)。
　　本文將介紹一種基于FPGA的高灰度級(jí) LED顯示屏控制系統(tǒng)，F(xiàn)PG

2、A器件具有集成度高、速度快、可在線編程等優(yōu)點(diǎn)，既滿足了視頻顯示系統(tǒng)對(duì)數(shù)據(jù)處理速度的要求，又增強(qiáng)了設(shè)計(jì)的靈活性，可以通過在線編程實(shí)現(xiàn)系統(tǒng)的升級(jí)換代。
　　本文系統(tǒng)地介紹了FPGA的基礎(chǔ)概念和LED顯示技術(shù)的背景知識(shí)，明確了FPGA電路設(shè)計(jì)的優(yōu)勢(shì)以及LED顯示技術(shù)的發(fā)展前景。本文的主要研究對(duì)象為高灰度級(jí) LED顯示屏控制系統(tǒng)，提出了一個(gè)基于FPGA的軟硬結(jié)合的系統(tǒng)實(shí)現(xiàn)方案，整個(gè)系統(tǒng)分為兩部分:DVI解碼電路、FPGA數(shù)據(jù)處理和控制模塊

3、。設(shè)計(jì) DVI解碼電路時(shí)通過對(duì)灰度數(shù)據(jù)傳輸速度的研究，給出了基于TMDS單鏈路的傳輸方案，確定傳輸方案之后，詳細(xì)描述了DVI解碼模塊的硬件設(shè)計(jì)，具體介紹了DVI解碼芯片 SiI1161的外圍電路設(shè)計(jì)方案、接地方案以及電源設(shè)計(jì)方案，最后分析描述了基于DDC2B協(xié)議的熱插拔單元設(shè)計(jì)方案。設(shè)計(jì) FPGA數(shù)據(jù)處理和控制模塊時(shí)，根據(jù)自頂向下的設(shè)計(jì)理念將頂層模塊分為γ反矯正模塊、位分離重組模塊、灰度掃描控制模塊和SRAM讀寫控制模塊四個(gè)子模塊并且分

4、別進(jìn)行描述。FPGA芯片具有掉電易失性，每次上電之后都必須重新進(jìn)行配置，本文采用了主動(dòng)+JTAG的組合方式來配置 FPGA芯片，此種配置方式既能滿足系統(tǒng)調(diào)試階段的配置需求又能滿足系統(tǒng)定型之后的配置需求。在γ反矯正模塊中分析了硬件實(shí)現(xiàn)方案的弊端，本系統(tǒng)中將采用查表映射法來實(shí)現(xiàn)γ反矯正，實(shí)現(xiàn)1024級(jí)的灰度等級(jí)。軟件設(shè)計(jì)方案具有開放性，能夠隨著外界環(huán)境的變化而及時(shí)更行γ反矯正表，具有較強(qiáng)的環(huán)境適應(yīng)能力。因?yàn)長(zhǎng)ED顯示屏的灰度掃描是按權(quán)重進(jìn)行

5、的，因此必須對(duì)矯正之后的灰度數(shù)據(jù)進(jìn)行位分離和重組，在位分離和重組模塊中采用了橫向存入和縱向讀出的實(shí)現(xiàn)方案。在灰度掃描控制模塊中分析了非等長(zhǎng)時(shí)間的消隱電平控制方式，由于本系統(tǒng)的掃描頻率為60Hz，采用上述的灰度控制方式，將使顯示屏出現(xiàn)閃爍的現(xiàn)象，因此本系統(tǒng)提出了一種改進(jìn)型的非等長(zhǎng)時(shí)間消隱電平控制方式即脈沖打散灰度控制方案，這種灰度實(shí)現(xiàn)方案既能降低系統(tǒng)的掃描頻率又能滿足系統(tǒng)高灰度等級(jí)的要求。為了實(shí)現(xiàn)灰度數(shù)據(jù)的無縫緩沖和讀取，本系統(tǒng)采用雙存儲(chǔ)

6、器交替讀寫的方案，SRAM讀寫控制模塊又可以分為三個(gè)子模塊分別是讀地址產(chǎn)生模塊、寫地址產(chǎn)生模塊和讀寫控制模塊。讀地址產(chǎn)生模塊按照顏色和權(quán)重來產(chǎn)生灰度數(shù)據(jù)的讀地址，寫地址產(chǎn)生模塊按照顏色來產(chǎn)生灰度數(shù)據(jù)的寫地址，最終在讀寫控制模塊的控制下輸出片外存儲(chǔ)器的有效地址、有效數(shù)據(jù)和有效讀寫信號(hào)。
　　本文分別應(yīng)用Verilog硬件描述語言對(duì)各個(gè)子模塊進(jìn)行了軟件編程，利用EDA研發(fā)工具 Modelsim對(duì)各個(gè)子模塊進(jìn)行了仿真驗(yàn)證，并且應(yīng)用Qua