CIOQ交換網(wǎng)輸入緩存的驗證環(huán)境實現(xiàn).pdf

1、伴隨半導(dǎo)體工藝水平的逐步提高，包括ASIC、可重用IP、SoC等在內(nèi)的集成電路芯片，其設(shè)計規(guī)模越來越大、復(fù)雜度越來越高，加上低成本、低功耗等考慮，這些都對芯片設(shè)計的能力提出了更高的要求，進而對于ASIC的驗證保障工作也提出了更高的挑戰(zhàn)。網(wǎng)絡(luò)類芯片做為ASIC設(shè)計中最復(fù)雜的芯片之一，其性能要求與上市速度的緊迫使得驗證工程師必須提供更有效、更完整的驗證思路與方案。 本文基于一款分組傳送芯片，對其片內(nèi)的輸入交換緩存進行了驗證環(huán)境的搭建

2、，并結(jié)合片上CIOQ交換網(wǎng)絡(luò)的功能說明了各環(huán)境組件的實現(xiàn)思路，進而說明了對輸入交換緩存功能的測試思路，以期實現(xiàn)對設(shè)計進行一個高效、完整的驗證工作。首先對基于排隊機制的分組交換技術(shù)做了介紹，隨后引出本課題芯片上交換網(wǎng)絡(luò)的簡要結(jié)構(gòu)和輸入交換緩存的驗證環(huán)境結(jié)構(gòu)。接著通過4章的內(nèi)容對驗證環(huán)境各組件的實現(xiàn)以及其實現(xiàn)所基于的思想進行了敘述，以說明本課題中的環(huán)境組件實現(xiàn)以及蘊含其中的驗證思路如何有效支撐了對設(shè)計功能的驗證工作。此部分的工作對后續(xù)同類功