LTE-Advanced系統(tǒng)功率放大器數(shù)字預(yù)失真研究.pdf

1、隨著無線通信技術(shù)的發(fā)展，寬頻帶和高速率的信號(hào)不斷出現(xiàn)以滿足不斷增長(zhǎng)的無線業(yè)務(wù)需求。LTE-Advanced信號(hào)因其高頻譜利用率和高速數(shù)據(jù)傳輸越來越受到關(guān)注。本文基于DSP+FPGA的數(shù)字預(yù)失真(DPD)系統(tǒng)方案，利用DSP提取逆模型參數(shù)，F(xiàn)PGA實(shí)現(xiàn)相應(yīng)的逆模型，在LTE-Advanced信號(hào)下對(duì)100MHz帶寬的功率放大器進(jìn)行數(shù)字預(yù)失真研究和驗(yàn)證。
　　 首先，在LTE-Advanced數(shù)字預(yù)失真系統(tǒng)的200MHz時(shí)鐘頻率下，

2、實(shí)現(xiàn)高速DDR2內(nèi)存與FPGA之間的數(shù)據(jù)傳輸，以及DSP和FPGA在100MHz時(shí)鐘頻率下EMIFA接口的設(shè)計(jì)。
　　 其次，利用非線性階數(shù)為5、記憶長(zhǎng)度為2的記憶多項(xiàng)式模型對(duì)中心頻率為1.95GHz、輸出功率40dBm的Doherty功率放大器進(jìn)行DPD驗(yàn)證，采用的信號(hào)為100MHz帶寬的5載波LTE-Advanced信號(hào)，峰均比為7.5dB。驗(yàn)證結(jié)果表明，經(jīng)DPD處理后功放ACLR改善超過9dB;為進(jìn)一步提升功放線性度，采用

3、記憶深度為2、門限數(shù)為10的簡(jiǎn)化二階非線性濾波模型對(duì)相同功放進(jìn)行DPD，ACLR改善量超過12dB，其改善性能遠(yuǎn)勝于記憶多項(xiàng)式模型。
　　 此外，為驗(yàn)證DPD多次迭代的性能，利用簡(jiǎn)化二階非線性濾波模型對(duì)中心頻率為1.95GHz的Doherty功放在輸出功率36dBm至41dBm時(shí)進(jìn)行DPD迭代，迭代6次后功放的ACLR分別有9-16dB的改善。
　　 最后，為比較驗(yàn)證簡(jiǎn)化二階非線性濾波模型、記憶多項(xiàng)式模型、簡(jiǎn)化二階DDR

4、模型DPD性能，預(yù)算FPGA實(shí)現(xiàn)時(shí)硬件資源消耗量，采用峰均比為7dB的100MHzLTE-Advanced信號(hào)，對(duì)中心頻率2.55GHz、輸出功率為40dBm的Doherty功放進(jìn)行基于軟件的數(shù)字預(yù)失真。結(jié)果表明，記憶多項(xiàng)式模型在FPGA實(shí)現(xiàn)上具有最小的硬件資源要求，但是其DPD性能有限;簡(jiǎn)化二階DDR模型雖然具有最佳的DPD性能，但是在FPGA實(shí)現(xiàn)上耗費(fèi)大量的硬件乘加資源，而且實(shí)現(xiàn)結(jié)構(gòu)復(fù)雜;簡(jiǎn)化二階非線性濾波模型具有較簡(jiǎn)單的FPGA實(shí)