2023年全國(guó)碩士研究生考試考研英語一試題真題(含答案詳解+作文范文)_第1頁
已閱讀1頁,還剩67頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、高速數(shù)字?jǐn)z像技術(shù)是研究高速流逝過程的有力手段,在航空航天、武器研究、交通等領(lǐng)域有著廣泛的應(yīng)用?,F(xiàn)代的高速數(shù)字?jǐn)z像技術(shù)是依托于高速圖像傳感器技術(shù)以及高速數(shù)據(jù)采集技術(shù)發(fā)展起來的。目前,CMOS圖像傳感器是使用較普遍的高速圖像傳感器,資源豐富的FPGA也成為了高速數(shù)據(jù)采集技術(shù)的主流方案。
   本文基于高速CMOS圖像傳感器LUPA1300和高速Xilinx Virtex5系列FPGA設(shè)計(jì)了一個(gè)高速數(shù)字?jǐn)z像系統(tǒng)。該系統(tǒng)從功能上可以劃分

2、為光電轉(zhuǎn)換模塊、時(shí)序控制以及模數(shù)轉(zhuǎn)換模塊、高速數(shù)據(jù)存儲(chǔ)及傳輸模塊。其中,光電轉(zhuǎn)換模塊以LUPA1300 CMOS圖像傳感器芯片為核心,其任務(wù)是對(duì)目標(biāo)進(jìn)行成像并將圖像數(shù)據(jù)輸出;時(shí)序控制以及模數(shù)轉(zhuǎn)換模塊以Virtex5 XC5VLX30T FPGA以及AD9218-2芯片為核心,完成圖像傳感器曝光、行列讀取的時(shí)序控制,將圖像傳感器輸出的圖像信號(hào)進(jìn)行高速AD轉(zhuǎn)換并采用SERDES技術(shù)將其高速串行輸出;高速數(shù)據(jù)存儲(chǔ)及傳輸模塊以Virtex5 X

3、CSVLX50T FPGA、DDRⅡ SDRAM存儲(chǔ)器和千兆以太網(wǎng)為核心,負(fù)責(zé)將高速串行的圖像數(shù)據(jù)存儲(chǔ)到DDRⅡSDRAM存儲(chǔ)器中同時(shí)通過千兆以太網(wǎng)將數(shù)據(jù)傳輸?shù)接?jì)算機(jī)進(jìn)行圖像回放及存儲(chǔ)。在本設(shè)計(jì)中,Xilinx Virtex5系列FPGA豐富的邏輯資源和接口資源為本設(shè)計(jì)提供了很大的便利,尤其是DDRⅡ SDRAM存儲(chǔ)器的控制程序IP核以及高速串行數(shù)據(jù)傳輸接口RocketI/O硬核。
   本文使用Verilog HDL語言進(jìn)行各

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 眾賞文庫(kù)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論