基于消息式內(nèi)存的串行總線鏈路層的設(shè)計.pdf

1、近30年來，雖然存儲器容量的提升遠(yuǎn)快于處理器性能的提高，但是隨著多核、眾核處理器的出現(xiàn)，與存儲器性能提高之間的不匹配使得這些處理器性能無法得到充分的發(fā)揮，從而影響了高性能計算機(jī)系統(tǒng)的整體性能，這就是“存儲墻”問題。消息式內(nèi)存是一種從提高訪存物理帶寬有效利用率角度提出來的內(nèi)存結(jié)構(gòu)，它能夠有效克服多核處理器系統(tǒng)中“存儲墻”問題，并提高計算機(jī)系統(tǒng)的數(shù)據(jù)吞吐量。
　　本課題研究了消息式內(nèi)存中連接內(nèi)存控制器和緩沖調(diào)度器之間數(shù)據(jù)傳輸通道的設(shè)計

2、，目的是實(shí)現(xiàn)一個高帶寬、低延遲以及穩(wěn)定可靠的數(shù)據(jù)傳輸通道。本文通過分析比較串行總線技術(shù)和并行總線技術(shù)在高速數(shù)據(jù)傳輸上的優(yōu)劣，選擇采用串行總線技術(shù)實(shí)現(xiàn)數(shù)據(jù)傳輸通道。為了設(shè)計基于消息式內(nèi)存的串行總線，本文研究了PCI(Peripheral Component Interconnect)Express、RapidIO和Aurora8B/10B(以下簡稱Aurora)等串行協(xié)議規(guī)范，確立了直接應(yīng)用AuroraIP(Intellectual Pr

3、operty)核并對Aurora鏈路層進(jìn)行功能改進(jìn)和功能擴(kuò)展的設(shè)計思路。本文針對Aurora流控機(jī)制存在的缺點(diǎn)，設(shè)計更易控制的高效Aurora流控機(jī)制。擴(kuò)展的功能包括了錯誤重傳機(jī)制和基于消息式內(nèi)存的多通道Aurora鏈路功耗管理機(jī)制。流控機(jī)制與錯誤重傳處理機(jī)制共同保障了數(shù)據(jù)傳輸?shù)目煽啃?，而多通道鏈路的功耗管理機(jī)制實(shí)現(xiàn)了高帶寬總線的功耗管理，降低了總線功耗。最后對所設(shè)計的流控模塊、錯誤重傳處理模塊和多通道鏈路功耗管理模塊進(jìn)行功能仿真，通過

4、功能仿真后將這些模塊集成到標(biāo)準(zhǔn)Aurora IP核中，并進(jìn)行FPGA(Field Programmable Gate Array)驗證。仿真結(jié)果表明上述模塊的功能均達(dá)到了功能要求。同時，在型號為Kintex410T和型號為Zynq Z045的Xilinx FPGA芯片上實(shí)現(xiàn)了改進(jìn)的16通道Aurora接口，該接口實(shí)現(xiàn)了鏈路層工作頻率達(dá)到78.125MHz，單通道傳輸速率達(dá)到3.125Gpbs的預(yù)期設(shè)計指標(biāo)，能較好地滿足消息式內(nèi)存數(shù)據(jù)傳輸