S波段DDS及其在W波段頻率源中的應(yīng)用.pdf

1、頻率合成是雷達(dá)、通信等電子系統(tǒng)實(shí)現(xiàn)高性能指標(biāo)的關(guān)鍵技術(shù)，很多現(xiàn)代電子設(shè)備和系統(tǒng)的功能實(shí)現(xiàn)都依賴于所用的頻率合成器性能。直接頻率合成(DS)、鎖相(PLL)和直接數(shù)字頻率合成(DDS)是三種常用的頻率合成技術(shù)。DDS頻率轉(zhuǎn)換速度快、頻率分辨率高，但其輸出帶寬窄、輸出頻率低和雜散較差。
　　 文中首先分析了幾種基于DDS的捷變頻技術(shù)方案。結(jié)合系統(tǒng)中W波段頻率源的要求，提出了將DDS輸出頻率經(jīng)上變頻至所需工作頻段的系統(tǒng)方案，并據(jù)此得出

2、S波段DDS指標(biāo)要求。然后對(duì)S波段DDS進(jìn)行全面的方案論證，并針對(duì)相位噪聲、雜散等系統(tǒng)主要指標(biāo)作了可行性分析。根據(jù)要求，DDS芯片選擇AD9858并用FPGA XC3S50控制其跳頻功能的實(shí)現(xiàn)，其中FPGA的開(kāi)發(fā)采用Verilog HDL硬件描述語(yǔ)言編程在開(kāi)發(fā)工具Xilinx ISE中完成。功率控制芯片選擇HMC470LP3，和放大器、混頻器等器件來(lái)搭建S波段上變頻鏈路。鏈路中幾個(gè)比較關(guān)鍵的濾波器在詳細(xì)分析方案中指標(biāo)的可行性后定制，其余

3、濾波器采用ADS、Filter-Solution等軟件進(jìn)行仿真設(shè)計(jì)。
　　 測(cè)試結(jié)果表明DDS兩路輸出信號(hào)相位噪聲均優(yōu)于-117dBc/Hz@10kHz。15xMHz信號(hào)雜散抑制優(yōu)于75dBc，輸出功率9dBm；S波段DDS輸出信號(hào)功率-7.5dBm，雜散抑制優(yōu)于55dBc，功率在0～31dB范圍內(nèi)變化時(shí)線性度良好。該S波段DDS應(yīng)用于W波段脈沖源中，對(duì)文中所關(guān)心的由DDS引入雜散的抑制為55dBc;應(yīng)用于W波段跳頻脈沖源中，輸