版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認(rèn)領(lǐng)
文檔簡介
1、中國科學(xué)技術(shù)大學(xué)博士學(xué)位論文嵌入式系統(tǒng)可重定向功耗優(yōu)化編譯器研究姓名:陸嵐申請學(xué)位級別:博士專業(yè):計算機軟件指導(dǎo)教師:龔育昌20040501摘要各模塊主要數(shù)據(jù)結(jié)構(gòu)、工作流程以及處理器模型,同時介紹了XPADL語義及相關(guān)數(shù)據(jù)結(jié)構(gòu)。XP—compiler依據(jù)Tiwari提出的指令級功耗模型,將指令的功耗分為單指令基本功耗和前后指令相干功耗,將功耗數(shù)據(jù)加入XPADL的指令集描述中,并利用XP—ADL驅(qū)動了基于功耗的調(diào)度完全圖啟發(fā)式搜索算法。文
2、中詳細(xì)說明了該算法的搜索步驟給出了算法描述。論文最后利用simplepower模擬器對xPcompiler輸出的DLX匯編指令進行了仿真,驗證了本文所提出的階段耦合代碼生成框架和功耗優(yōu)化搜索算法的正確性和有效性。同時利用XPcompiler輸出的VCore匯編指令驗證了xPcompiler的重定向和代碼優(yōu)化能力。本論文所做的新貢獻主要體現(xiàn)在以下幾個方面:1提出了一種針對嵌入式系統(tǒng)的可進行低功耗優(yōu)化的可重定向代碼生成框架,該框架可支持RI
3、SC和VLlw等多種體系結(jié)構(gòu)的代碼生成,具有高度靈活的特點,完全不依賴于目標(biāo)體系結(jié)構(gòu)。該框架集成了代碼生成的三階段,消除了三階段之間的相互影響,從而可以選定最優(yōu)的指令及調(diào)度方案。目前尚未發(fā)現(xiàn)有具有上述功能的同類代碼生成技術(shù)。2在所提出的代碼生成框架基礎(chǔ)上,設(shè)計了針對單發(fā)射和多發(fā)射體系結(jié)構(gòu)的調(diào)度完全圖啟發(fā)式搜索算法。該啟發(fā)式搜索算法有別于傳統(tǒng)的調(diào)度算法,可同時完成目標(biāo)操作符選擇、寄存器分配和調(diào)度時間確定,生成全局最優(yōu)的目標(biāo)體系結(jié)構(gòu)匯編代碼
4、,具有創(chuàng)新特色。3提出了以指令級功耗模型驅(qū)動編譯器后端代碼生成和優(yōu)化的方法,針對單發(fā)射和多發(fā)射體系結(jié)構(gòu),分別設(shè)計了根據(jù)指令級功耗數(shù)據(jù)進行調(diào)度完全圖搜索的算法。目前尚未見有這種將指令級功耗模型引入ADL描述,可同時進行針對性能和功耗優(yōu)化的編譯器后端研究成果。4,提出了單獨針對代碼選擇的三種算法,分別解決數(shù)據(jù)流圖上的高效代碼選擇搜索、數(shù)據(jù)流圖上的模板重疊問題、以及數(shù)據(jù)流圖上的復(fù)雜指令選擇。其中復(fù)雜指令選擇算法是支持編譯器后端對DSP體系結(jié)構(gòu)
溫馨提示
- 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
- 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
- 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
- 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
- 5. 眾賞文庫僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
- 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
- 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。
最新文檔
- 嵌入式系統(tǒng)可重定向編譯器的設(shè)計與實現(xiàn).pdf
- 基于可重定向編譯器的低功耗編譯技術(shù)研究.pdf
- 可重定向編譯器后端中的關(guān)鍵技術(shù)研究.pdf
- 嵌入式多核編譯器研究與開發(fā).pdf
- 嵌入式SRAM編譯器時序功耗模型的建立與驗證.pdf
- 嵌入式C編譯器優(yōu)化技術(shù)的研究與實現(xiàn).pdf
- 嵌入式MSDCC異構(gòu)多核編譯器研究.pdf
- 嵌入式SRAM編譯器的設(shè)計.pdf
- 嵌入式存儲器編譯器設(shè)計.pdf
- 嵌入式系統(tǒng)C編譯器移植研究與實踐.pdf
- SmartLCC:面向嵌入式系統(tǒng)的編譯器研究與開發(fā).pdf
- 嵌入式系統(tǒng)編譯器的快速生成方法研究.pdf
- 嵌入式JavaScript編譯器的設(shè)計與實現(xiàn).pdf
- 嵌入式SRAM編譯器設(shè)計與IP驗證.pdf
- 基于GCC的嵌入式系統(tǒng)編譯器研究與開發(fā).pdf
- 基于GCC的嵌入式系統(tǒng)編譯器的研究與開發(fā).pdf
- 嵌入式系統(tǒng)的編譯器設(shè)計及其關(guān)鍵技術(shù)研究.pdf
- 嵌入式SRAM編譯器的容量擴展方法的研究.pdf
- 嵌入式JavaScript引擎即時編譯器的研究與設(shè)計.pdf
- 嵌入式實時CORBA的IDL編譯器的研究與實現(xiàn).pdf
評論
0/150
提交評論