基于FPGA的正則表達(dá)式匹配技術(shù)的研究.pdf

1、正則表達(dá)式,因其具有強(qiáng)大而靈活的表達(dá)能力,故成為近年來串匹配的研究熱點(diǎn)。很多基于協(xié)議識別的網(wǎng)絡(luò)安全管理系統(tǒng),如入侵檢測,內(nèi)容過濾,防火墻等已經(jīng)越來越多的使用正則表達(dá)式來描述他們的規(guī)則。作為整個系統(tǒng)的核心,匹配引擎的設(shè)計(jì)好壞已然成為了影響系統(tǒng)性能的決定性因素。
　　 傳統(tǒng)方式采用軟件來實(shí)現(xiàn)正則表達(dá)式匹配,以串行的模式工作,這種方式吞吐率低,而且占用了大量的CPU資源,隨著網(wǎng)絡(luò)流量的日益增長,無法滿足人們對網(wǎng)絡(luò)安全的需求。因此,本文

2、利用硬件實(shí)現(xiàn)的方式解決低吞吐率問題,結(jié)合FPGA的特點(diǎn)設(shè)計(jì)實(shí)現(xiàn)了基于FPGA的正則表達(dá)式匹配引擎。
　　 本文首先分析了正則表達(dá)式的特點(diǎn)及優(yōu)勢,然后討論了它的兩種可實(shí)現(xiàn)的自動狀態(tài)機(jī),針對NFA正則引擎詳細(xì)設(shè)計(jì)了正則表達(dá)式各類元字符的映射電路,并在此基礎(chǔ)上結(jié)合FPGA的自身結(jié)構(gòu)進(jìn)行優(yōu)化設(shè)計(jì),提出了可共享比較器的字符匹配模式。通過這種并行性的工作方式加上資源共享的設(shè)計(jì),大大節(jié)約了邏輯資源,且提高了吞吐率。
　　 整體設(shè)計(jì)采用