多標(biāo)準(zhǔn)視頻解碼器關(guān)鍵技術(shù)研究.pdf

1、文中設(shè)計(jì)以MPEG2和AVS視頻編解碼標(biāo)準(zhǔn)為基礎(chǔ),主要應(yīng)用于我國(guó)數(shù)字電視“戶戶通”項(xiàng)目,完成的工作包括以下內(nèi)容:
　　 完成了MPEG2以及AVS視頻解碼器中各主要功能模塊的設(shè)計(jì),并對(duì)所設(shè)計(jì)的模塊進(jìn)行了RTL仿真。整個(gè)視頻解碼器采用雙CPU架構(gòu)設(shè)計(jì),通過(guò)使用一個(gè)MailBox控制器,用于提高解碼器與外圍設(shè)備的通信效率。VLD模塊采用狀態(tài)機(jī)控制多級(jí)流水線解碼方式;為減少因錯(cuò)誤碼流而造成解碼器“死機(jī)”幾率,VLD模塊中設(shè)計(jì)增加了碼流

2、錯(cuò)誤檢測(cè)機(jī)制。反量化/反掃描模塊采用了一種像素級(jí)多級(jí)流水線架構(gòu)設(shè)計(jì),該架構(gòu)能夠提高IQ/IS模塊工作頻率以及減少電路資源消耗,采用這種設(shè)計(jì),在Design Compiler軟件下綜合,時(shí)鐘頻率能夠達(dá)到161.6MHz,資源消耗相比參考文獻(xiàn)能夠減少55％。為了減少芯片占用面積,提高電路的速度,IDCT MPEG2解碼采用了一種基于Loeffler的改進(jìn)算法實(shí)現(xiàn),使用了一種近似處理和放大乘數(shù)倍數(shù)的方法來(lái)減少計(jì)算誤差;仿真結(jié)果顯示,IDCT模

3、塊計(jì)算誤差控制在-0.5～1之間(標(biāo)準(zhǔn)中定義誤差允許范圍為-2～2)。
　　 提出了一種宏塊級(jí)的流水線運(yùn)動(dòng)補(bǔ)償存儲(chǔ)架構(gòu)設(shè)計(jì)。為減少取相關(guān)像素?cái)?shù)據(jù)所需的時(shí)鐘周期,設(shè)計(jì)了一個(gè)外部存儲(chǔ)器接口模塊,使用一個(gè)3k比特大小的數(shù)據(jù)Buffer緩存1宏塊數(shù)據(jù),采用這種數(shù)據(jù)緩存Buffer設(shè)計(jì)能夠節(jié)省42%的系統(tǒng)功耗;為了減少運(yùn)動(dòng)補(bǔ)償插值計(jì)算所需時(shí)鐘周期;文中采用了一種特別的幀存儲(chǔ)方式:外部存儲(chǔ)器中分配了6幀高清(1920*1080)幀像素?cái)?shù)據(jù)存

4、儲(chǔ)空間;由于插值是基于場(chǎng)圖的計(jì)算,為減少取相關(guān)數(shù)據(jù)所耗時(shí)鐘周期,每一幀圖在DDRAM中采用頂?shù)讏?chǎng)數(shù)據(jù)分開(kāi)的方式存儲(chǔ);MC模塊在90nm工藝庫(kù)下綜合,時(shí)鐘頻率能夠達(dá)到135MHz,資源消耗約為45.48k門(不包括外部存儲(chǔ)器所耗資源);像素插補(bǔ)計(jì)算處理一宏塊數(shù)據(jù)大約需要520個(gè)時(shí)鐘周期,相比文獻(xiàn)能夠節(jié)省15%的時(shí)鐘周期。
　　 搭建了解碼器驗(yàn)證平臺(tái),該平臺(tái)包括對(duì)解碼器模塊級(jí)驗(yàn)證和系統(tǒng)級(jí)驗(yàn)證。解碼器模塊級(jí)驗(yàn)證采用兩種方式:一種是與標(biāo)