大針數(shù)電子提花機控制器的設(shè)計.pdf

1、隨著多品種高質(zhì)量提花織物需求的驟增,要求產(chǎn)品自動化水平和織機高速運轉(zhuǎn)的性能越高,對與織機相配套的電子提花機的提花針數(shù)和速度提出了更高的要求,但目前我國電子提花機織造技術(shù)與國外相比還有一定的差距,多數(shù)還是依賴進口,因此大針數(shù)和高速度電子提花機的研究勢在必行。
　　 本文在綜合分析國內(nèi)外電子提花機控制器現(xiàn)有技術(shù)的基礎(chǔ)上,結(jié)合大針數(shù)電子提花機控制器的實際要求,著重探討了基于FPGA嵌入NiosⅡ軟核系統(tǒng)的電子提花機控制器的功能設(shè)計和實

2、現(xiàn)方案。主控板中,主控芯片選用EP3C25型號FPGA,提花機控制器各功能模塊電路包括外部存儲器擴展電路、配置模塊接口電路、SD卡接口電路、花型數(shù)據(jù)傳輸接口電路、選緯和編碼器模塊電路等。NiosⅡ軟核系統(tǒng)選用NiosⅡ/f軟核處理器作為CPU,NiosⅡ外圍設(shè)備包括Altera公司標準IP核和自定制的IP核。標準IP核直接添加到系統(tǒng)中,設(shè)置控制器所需參數(shù);自定制IP核有IO口控制模塊和編碼器模塊,其中IO口控制模塊專用于花型數(shù)據(jù)信號的傳

3、輸,編碼器模塊用于接收織機當前的狀態(tài)信息,經(jīng)過信息數(shù)據(jù)類型的轉(zhuǎn)換,輸出給CPU?？刂破鞯挠布脚_構(gòu)建好后,在NiosⅡ上進行μC/OS-Ⅱ操作系統(tǒng)的移植及內(nèi)核的測試,μC/OS-Ⅱ操作系統(tǒng)通過驅(qū)動程序?qū)崿F(xiàn)對硬件電路的控制。最后,完成了控制器主要模塊的驅(qū)動開發(fā)以及控制器的主控程序設(shè)計。本文研究開發(fā)的軟硬件完成后在實驗室內(nèi)進行了測試,可實現(xiàn)大針數(shù)提花的基本功能。
　　 本論文采用基于FPGA嵌入IP軟核的SOPC系統(tǒng)方案實現(xiàn)電子提花