TD-LTE基帶芯片驗證系統(tǒng)信號完整性研究.pdf

1、LTE作為下一代通信技術(shù)，因其技術(shù)和成本優(yōu)勢被廣大運營商普遍接收，LTE基帶芯片的研發(fā)及驗證工作成為LTE技術(shù)推廣的關(guān)鍵步驟。本文正是基于TD-LTE基帶芯片驗證系統(tǒng)的設(shè)計，對高速信號進行信號完整性研究與分析。
　　 本文簡要介紹了TD-LTE基帶芯片驗證系統(tǒng)的構(gòu)成，對其中的關(guān)鍵模塊進行信號完整性需求分析。詳細闡述了在高速PCB設(shè)計中用到信號完整性的基本原理，包括傳輸線理論、趨膚效應、信號反射及信號間的串擾等。結(jié)合實際需求，分析

2、了多種仿真模型的工作原理及各自的適用范圍，并選用IBIS模型進行行為級仿真。最后以驗證平臺的具體信號為例進行仿真分析，并逐步完善設(shè)計，成功完成了系統(tǒng)結(jié)構(gòu)的優(yōu)化，滿足了驗證平臺對信號完整性要求，圓滿完成了LTE基帶芯片的驗證工作。
　　 本文主要的創(chuàng)新及工作成果主要有:
　　 1)根據(jù)基帶芯片的設(shè)計架構(gòu)，參與完成了基帶芯片驗證平臺的設(shè)計及芯片的驗證與調(diào)試工作。
　　 2)利用信號完整性的基本理論和研究方法，完成了基

3、帶芯片與FPGA、SDRAM內(nèi)存條、標準高速接插件之間單端信號反射、串擾的仿真，根據(jù)仿真結(jié)果制定了PCB設(shè)計的詳細約束規(guī)則，為高速PCB設(shè)計提供了切實可行的研究方法。
　　 3)通過對基帶芯片外部存儲器接口拓撲結(jié)構(gòu)的仿真，得出了共用高速和低速存儲設(shè)備的部分總線的方案具有一定局限性的結(jié)論，對更高工作速率內(nèi)存模塊的兼容性較差，為基帶芯片后續(xù)版本的設(shè)計提出了參考意見。
　　 4)完成了高速差分串行信號的仿真研究，并通過仿真結(jié)果