片上網絡中異步路由節(jié)點的關鍵性技術.pdf

1、隨著納米級CMOS集成電路技術和片上系統(tǒng)技術的不斷發(fā)展，片上多處理器已經開始朝多核化和異構化的方向發(fā)展，而當前片上系統(tǒng)設計所廣泛采用的共享總線結構逐漸成為制約多核處理器系統(tǒng)性能的主要瓶頸，已經無法滿足片上系統(tǒng)的需要，因此把互連網絡用于片上系統(tǒng)設計，以解決片上組件之間的通信問題，即片上網絡。片上網絡克服了總線結構可擴展性差的缺點，為十億晶體管時代提供了一種可行的片上通信機制，并具有高可重用性，其中片上通信結構及通信服務也具有可重用性。而對

2、于片上網絡，路由設計是其高性能的關鍵，但由于同步電路在功耗和延時上的弊端，所以必須采用異步電路等新型電路來實現(xiàn)。
　　 論文對片上網絡中異步路由節(jié)點的關鍵性技術進行了系統(tǒng)研究。
　　 首先介紹了路由中基本異步電路單元，如C單元、Muller管道、MUX等，并對其握手協(xié)議、結構和設計原理做了詳細描述。靜態(tài)虛通道的引入有效地解決了路由中數(shù)據(jù)包微片造成的連線端口競爭和由競爭導致的阻塞等問題，提高了系統(tǒng)吞吐量，但是當輸入端口較多

3、時，虛通道會成為制約芯片面積和系統(tǒng)功耗的主要參數(shù)之一，因此論文又從動態(tài)角度討論了如何有效地分配虛通道。
　　 其次基于傳統(tǒng)交叉開關結構，討論了帶寬可控、高速和低功耗交叉開關結構，介紹了基于各種排隊機制下的交叉開關結構及其調度算法，詳細描述了緩沖交叉開關和局部緩沖交叉開關的結構和原理，提出了RR電路結構，并基于SMIC0.18μm CMOS工藝進行了仿真驗證。
　　 最后提出了一種延時不敏感全異步虛通道仲裁器，通過檢測虛通